Матричное устройство для возведения в квадрат

 

СОЮЗ СОВЕТСКИХ

СОЦ 1АЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„14395 (51) 4 G 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ (61) 842804 (21) 399291.7/24-24 (22) 14. 11.85 (46) 23 1 J,88. Бкл. М- 43, (72) А.В. Дрозд, Е Л. Полин, . В.Н. Лацин, В.А. Соколов и В.Л Панченко, (53) 681.325(088.8) (56) Авторское свидетельство СССР

9 842804, нл, С 06 F 7/552, 1979. (54) (57) МАТРИЧНОЕ УСТРОЙСТВО ДЛЯ

ВОЗВЕДЕНИЯ В КВАДРАТ по авт.св.

N -842804, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности за счет фиксирования неразрушенных кодов результата, в него дополнительно введены блок свертки по модулю три, элемент НЕ и элемент И, причем выход результата устройства соединен с входом блока свертки по модулю три, выход младшего разряда которого соединен через элемент НЕ с первым входом элемента И, второй вход которого соединен с выходом старшего разряда блока свертки по модулю три, выход элемента И соединен с контрольным выходом устройства.

1439583

Составитель С.Куликов

Техт>ед М. Ходанич Корр ект ор N. Шар оши

Редактор А. Ворович

Заказ 6078/48

Тираж 704

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Изобретение относится к вычислительной технике, может быть использовано в специапизированяж вычислителях и является усовершенствованием устройства по авт.св. Р 842804, Целью изобретения является повышение достоверности функционирования за сче-. фиксирования неразрешенных кодов резупьтата, Ла чертеже представлена функциональная схема устройства.

Матричное устройство для возведения в квадрат содержит блок 1 элементов И, блок 2 сумматоров, блок 3 свертки по модулю три, элемент KE 4, элемент И 5 вход 6 аргумента„ вы . ход 7 результата, контрольный вы,, ход 8, Устройство функционирует спедушцим образом.

Иа вход 6 аргумента устройства поступает аргумент. При этом разряды аргумента подаются на соответству ющие ходы разрядов аргумента блока ) элементов И и входы разрядов аргумента блока 2 сумматоров. Блок элементов И определяет всевозможные конъюнкции значений различных разрядов аргумента,„ которые через выходы элементов матрицы блока 1 поступают на соответствукицие входы элементов матрицы блока 2 сумматоров. Блок 2

5 сумматоров находит взвешенную сумму значений, поступивших на ее входы конъюнкций и разрядов аргумента, определяя тем самым результат возведения аргумента в квадрат. Полученный . код с выхода блока 2 сумматоров поступает на выход 7 результата устройства, а также на вход блока 3 свертки по модулю три. Блок 3 свертки по модулю три определяет остаток от делеHHR на три кода результата. Первый разряд кода остатка поступает с выхода блока 3 свертки по модулю три на вход элемента HE 4, инвертирукнцего значение этого разряда. Второй раз20 ряд кода остатка с выхода блока 3 свертки по модулю три и проинвертированный разряд с выхода элемента

IE 4 поступают на входы элемента И 5.

Элемент И 5 вырабатывает сигнал конт25 роля, принимающий на выходе единичное значение только при коде остатка

10 (два). Сигнал контроля поступает на контрольный выход 8 устройства и единичным зчачением регисгрирует

30 ошибку в вычислении квадрата числа.

Матричное устройство для возведения в квадрат Матричное устройство для возведения в квадрат 

 

Похожие патенты:

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных машинах и устройствах.Цель изобретения - сокращение оборудования

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных машинах различного назначения

Изобретение относится к вычислительной технике и может быть использовано в специальных цифровых устройствах

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ и систем цифровой обработки информации

Изобретение относится к вычислительной технике и может быть использовано при построении ЦВМ и спецпроцессоров

Изобретение относится к вычислительной технике и может быть использовано при по строении цифровых вычислительных машин специального и общего назначения

Изобретение относится к вычислительной технике и может быть использовано в .системах управления гибкими автоматизированными производствами, технологическими процессами в специализированных вычислительных устройствах

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах обработки информации

Изобретение относится к вычислительной технике и может быть использовано в цифровых функциональных преобразователях и в цифровых вычислительных машинах Цепью изобретения является повышение быстродействия

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих специализированных вычислителях

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и структурах

Изобретение относится к вычислительной технике и предназначено для вычисления значений степенного ряда Известные устройства позволяют находить значения степенного ряда за п тактов, каждый из которых равен максимальной длительности переходного процесса схемы, где п - порядок степенного ряда Цель изобретения - распирение класса решаемых задач за счет возможности вычисления значений для грзшпы различных коэффициентов при произвольно задаваемой сте- Поставленная цель достигается тем, что в устройство, содержащее два регистра числа, умножитель, многоразрядньй сумматор и блок самосинхронизации , введены третий регистр числа, элемент И, счетчик, блок секционированной памяти И блок памяти, причем блок секционированной памяти соединен с входом многоразрядного сумматора, блок памяти соединен с установочными входами третьего ре гистра числа, входы блока секционированной памяти, соединены с вькодом счетчика и второго регистра числа, вход блока памяти соединен с выходом второго регистра числа

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и позволяет выполнять операцию возведения в квадрат операнда, поступающего на вход устройства в последовательном коде
Наверх