Устройство для вычисления значения степенного ряда

 

Изобретение относится к вычислительной технике и предназначено для вычисления значений степенного ряда Известные устройства позволяют находить значения степенного ряда за п тактов, каждый из которых равен максимальной длительности переходного процесса схемы, где п - порядок степенного ряда Цель изобретения - распирение класса решаемых задач за счет возможности вычисления значений для грзшпы различных коэффициентов при произвольно задаваемой сте- Поставленная цель достигается тем, что в устройство, содержащее два регистра числа, умножитель, многоразрядньй сумматор и блок самосинхронизации , введены третий регистр числа, элемент И, счетчик, блок секционированной памяти И блок памяти, причем блок секционированной памяти соединен с входом многоразрядного сумматора, блок памяти соединен с установочными входами третьего ре гистра числа, входы блока секционированной памяти, соединены с вькодом счетчика и второго регистра числа, вход блока памяти соединен с выходом второго регистра числа. 1 ил о i (Л

СОЮЗ СОНЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

54 А( (19) (Н) (бн 4 G 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ и А ВТОРИЧНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 413.2282/24--24 (22) 08. 10,86 (46) 23,11.88. Виi, Р 43 (71) Институт проблем моделирования в энергетике АН УССР (72) 19.А. Пл ащ (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 970381, кл. G 06 F 7/552, 1980, Авторское свидетельство СССР

N 1259286, нл. G 06 F 7/552, 1985. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЗНАЧЕНИЯ СТЕПЕННОГО РЯ @ (57) Изобретение относится к вычислительной технике и предназначено для вычисления значений степенного ряда, Известные устройства позволяют находить значения степенного ряда за п тактов, каждый из которых равен максимальной длительности переходного процесса схемы, где п — порядок степенного ряда. Цель нзобретения— расширение класса решаемых задач за счет возможности вычисления значений для группы различных коэффициентов при произвольно задаваемой степеш . Поставленная цель достигается тем, что в устройство, содержащее два регистра числа, умножитель, многоразрядный сумматор и блок самосинхронизации, введены третий регистр числа, элемент H счетчик, блок секционированной памяти и блок памяти, причем блок секционированной памяти соединен с входом многоразрядного сумматора, блок памяти соединен с установочными входами третьего ре гистра числа, входы блока секционированной памяти соединены с выходом счетчика и второго регистра числа, вход блока памяти соединен с выходом второго регистра числа. 1 ил.

1 }3958А

Изо«)ретение Относится к с»бласти

iiI.II()p 0H 0É вьь}ислит еч ь ной

}ЯСТНОСТт.:: К У-.тРОйСтВЯМ СПЕЦИаЛИЗИp0r янно1 0 назначен}1я для Бьр}исле}}ия

5 функций, »r может быть использ овано

Б ca}",»3» разли-}ньг- обпастях народногO

3«-»зяйства ii системах антс(матизировя}1-.:

Б 0 г 0 Уп}3 а 1(т е Н:-Iя О

1(Е«11(}О:Ь}З Об«) ЕТЕIIIIЯ ЯВЛЯЕТСЯ РЯС}}3Ире и=;е:,«ля са 3ешения задач за счет возмс(ж-(00 гп вычисления значений дпя гру»пы различных 1«(ээф(})итгI-aíòo!3 при

13роизв«:льно з;тавяемой r.тепени.

ПЯ т}ерт(эхе представле}ьа схема п1) е(т,т;:.-.а емог о уст«) Сйс:(Ба „

УСТРОй};;:ВО БЛЯ БЬ}ЧИС)т;-; ПЯ .31}a(IC-т (:- г !, Не}1(11)г (3 Б5(,}я соде}! («тт-(}3«о(11! ((1)" 1(5) устрсйства., рег «стры 2(I,2() . .бло;, 3 се}«н}«оы}т}ро}3Я}«ной памят)«„»(1

6 }01« ", .(та;»}яти» ум(тожитеп:1 ..). « .у}1}ча:(т)орт.(т, 0(3вя," lт» 7 113!пу3}ься;, -.т„т » (!» !1-.! и 8 1»»нн}T 3(«(}1(т}т! (-Ir- T

11 -,;-Ь»яrir! 1 «)! "у СтрОЙCTBB с ..!».»й;- 1 Б«) раб О}а. т (,;л -еду}01(«}}м О!)

П-.и 13,»ць.}те}}31}1 значений степенно.(»я)та, -}rj a }1((ОГО,} Б Ка(: =-С "-H .= }-р-"

»

-(т (;! } 2) запис}ттва ется «* входа й- » ва 1(Д) по синхроимпуль-у

Б1««)тта устр о 3}ства(1 () адрес сек(3Ф)т блока 3 секцио}ппзованной-. памяти, в

I«0 Т OP 01 1 1! ЯХ О Ц Я T !, rr -:". НЯЧ Е Нип КО Э ффИ *"" ц}те}гг,,в a, (I, == Q„„,, }I-3,, где п:: СТЕПЕНЬ ГЬ«ЧИСЛЯЕМОГО ПОЛ}111ОМЯ,- И ЯД p F c 1«оэйяицке}}тя я 3 аписа }}ног О в бло}«е } г.-:мяти. При этом в начальный мОмент состояния дт)у i их р prècTp0!3

? (1 ) 1«? (! 3 (Ir cт}е г«1икя 9 не и} }ее } зпачен»ия.„ Поспе записи в регистр 2}, ; 45 значения адреса (- выхода блока 4 IIaмяти и после окончания переходных птЗОЦессОБ B у}«аз Янном блоке ПЯмяти на установочный вход регистра 2(3) будет }.одан код коэффициента а„, Я в данном случае а . После этого при поступлении сьп«хроимпулызя ня БХОд уcTp ойства 1 (2,}

Яргументс} х с БхОДЯ 1 (() устройства в регистр 2(1),, а также регистр 2(3)

УСТЯНЯ!«)3Ш}3ЯР!1 С)1 13 СОСТОЯНИЕ ОПРЕ » деляемое 1«одoN коэффициентя я„я

ВЬ}ЧИТ1}Ют3Г=,Й СЧ ЕТЧтяк 9 аНЯЛОГИЧНО уС-: танявлпвяется Б cîcòîÿíèc и-1 = 2,.

При этом на инверсном выходе заема счет!}1}ка устанавливается значение единицы.

По окончании переходных процессов

}3 умножителе 5 и в сумматоре 6 на выходе последнего образуе-ся значение равное я + а х формирователь 7 импульса по окончакки переход}}ьв«процессов в сумматоре б формирует импульс, который через элемент И 8 пос-.упает на вычитающий вход счетчика 9 и вход синхро-InaaIIrm регистра 2(3), в результате чего вычитающий счетчик 9 устанавливается в состояние "1"= à 13 регистр

2(3) записываетс}- значение а„, - - а х„

Па:=! Tîì первый такт работы устрсйс . 13» зякя}}»IИ}3ае 1 ся „

8G втором так(е работы на выходе бл«»ка 3 секцио. ироваппой -аьн}-,и:10яв".т вся зпа тепие i«oa<";(() }т(п«епта а, I ня ! выходе сумматора б после око}п}ания тев(еход}«ьтт« IIp0 тесc01! . Нзь; 001)аз»(ет"ся значение я Б }ь a,õ -, а,х"-, которое

1}o СНI}хр Оимпул ьсу,! Бт}рябсл ЯННОМ (фс(() миротзателем 7 импульса,. с Бья«ода зле=

МЕ}тт я т«(. 8 ar}V3(eTC.(1 р рСГИСТI) ? (3,(, а "! Ь«Ч}}ТЯ}(3}(1й«(ЧЕТЧИК»ТС "т Я „:"0)31!TСЯ

13 с)стОянис») }»я этОМ Бтопой THKT работь: усTpOI CTI3a aarroнчен.

В третьем такте работы устройства на выходе блока секционированной памнти поЯвлнетсЯ значе}«ие козффицг}ента а, и ня выходе сумматор". 6 после окончания в нем переходных процес= с.ов образуется значение а - a,.õ +

+ а х + a хз которое по синхроим2 пулт.су,. выработанчому формирователем

7 импульса с выхода элемента т}! 8 записывается Б регистр 2(3), я вь}иTa!oIr« счетчик 9 устанавливается в состояние -" (". При этом на выходе инверсногo значения заема счет ика 9 овразуется значение логического куля, которое запрещает дальнейшую г(ерезанись любых значений с выхода сумматора 6 в регистр 2(3), а также 1»яльнейшее изменение состояния вычитающего счетчика 9.

Таким образом., на выходе 10 устройства за три такта работы устанавливается искомое значение степенного ряда при заданном значении аргумента х.

При изменении аргумента х, которое происходит по синхроимпульсу,с входя

1(2) устройства, аналогично происходит перезапись коэффициента а, с вы10

3 143958 хода блока 4 памяти в регистр 2(3) и вычитанлгдй счетчик 9 устанавливается в состояние, определяемое значением п-1 = 2., При вычислении другого степенного

5 ряда с иньгми значениями коэффициентов у =Ъх +Ъх +Ьх +Ъ„ необходимо предварительно записать адрес секции с входа устройства 1(4) в регистр 2(2) числа посредством подачи синхроимпульса на вход 1(3) устройства.

Ф о р м у л a и з о б р е т е и и я

Устройство для вычисления значения степенного ряда, содержащее два реГистра сумма1 op > умнол итель „форми— рователь импульса, причем вход аргумента устройства соединен с информационным входом первого регистра, вход синхронизац-п которого соединен с 20 входом сигнала записи аргумента устройства, выход первого, регистра соединен с первым входом умножителя, выход которого соединен с входом первого слагаемого сумматора, выход ко- ч0 торого соединен с информационным входом второго регистра, выход которого соединен с выходом устройства и вторым входом умножителя, выход сумматора соединен с входом формирователя импульса, о т л и ч а ю щ е е с я тем, что, с целью расширения класса

4 решаемых задач за счет возможности вычисления значений для группы различных коэффициентов при произвольно задаваемой степени, в него введены третий регистр, блок памяти, блок секц онированной памяти, элемент И и вычитающий счетчик„ вход разрешения записи которого соединен с входом сигнала записи аргументов устройства и входом разрешения записи начальных условий второго регистра, вход задания начальных условий которогс соединен с выходом блока памяти, адресный вход которого соединен с выходом третьего регистра, информационный вход которого соединен с входом задания адреса устройства, вход сигнала записи адреса которого соединен с входом синхронизации третьего регистра, выход которого соединен с входом адреса секции блока секционной памяти, выход которого соединен с входом второго слагаемого сумматора, выход формирователя импульса соединен с первым входом элемента И, второй вход которого соединен с выходом заема вычитающего счетчика, информационный вход которого соединен с входом начальной установки степени ряда устройства, выход элемента И соединен с входом вычитания вычитающего счетчика и входом синхронизации второго регистра, выход разрядов вычитающего счетчика соединен. с входом адреса коэффициентов блока секционированной памяти.

f 439584

Составитель А. Зорин

Техред М.Ходанич Корректор С. Шекмар

Редактор А. Ворович

Заказ 6078/48

Тираж 704 Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Н(-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4