Устройство для возведения в квадрат чисел с произвольными знаками

 

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных машинах различного назначения . Цель изобретения - упрощение устройства и расширение класса решаемых задач за счет обработки чисел в прямом, обратном н дополнительном кодах. Поставленная цель достигается благодаря введению в устройство, содержащее регистры сдвига 4 и 7, сз мматор 6 и-элемент И 5, триггера i, элемента ИСКПЮЧАИЦЕЕ ИЛИ 3 и элемента И-Ш1И,2. 1 ил. с (и

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 4 О 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ.(21) 4155324/24-24 (22) 02.12.86 (46) 07,10.88. Вил. Р 37 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) В.Е,Золотовский, P.В.Коробков и В.Ф.Гузик (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Р 640291, кл. G 06 F 7/552, )977 °

Авторское свидетельство СССР

Р 1137465, кл. Г 06 F 7/552, 1985.. Я0, 1429111 А1 (54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЧ В

КВАДРАТ ЧИСРЛ С ПРОИЗВОЛЬНЫМИ ЗНАКАМИ (57) Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных машинах различного назначения. Цель изобретения - упрощение устройства и расширение класса pemaeмьх задач за счет обработки чисел в прямом, обратном и дополнительном кодах. Поставленная цель достигается благодаря введении в устройство, содержащее регистры сдвига 4 и 7, сумматор 6 и элемент И 5, триггера элемента ИСКЛИЧАИЩЕЕ ИЛИ 3 и элемента

И-ИЛИ.2 ° 1 ил.

Изобретение относится к в"..:исли1 епьной технике и предназначено для использования в цифровых вычислительных машинах различного назначения.

Цель изобретения — упрощение уст5 ройства и peclrIHpeFIHe класса решаемых задач за счет обработки чисел в прямом, обратном и дополнительном кодах.

На чертеже представлена функцио-, нальная схема устройства, !

Устройство содержит триггер 1, элемент И-ИЛИ 2, элемент ИСКЛЙЧАИЩЕЕ

ИЛИ 3, первый регистр 4 сдвига, эле"

1Иент И 5, сумматор 6, второй регистр сдвига, входы 8-14 и выходы 15 и 16, Устройство работает следующим образом.

Перед началом использования на ход 10 подается сигнал сброся. Ре "истры 4 и 7 и триггер 1 обнулявтся, сли число Х представлено в прямом оде — на входы 12 и 13 подаются сиг, алы П?=П1=0. На. выходе элемента И-ИЛИ постоянно генерируется ноль и триггер ?5

1 остается в нуле, Так кяк возведение в квадрат состоит из одинаковых циклов, ограничимся рассмотрением одного

i-ro цикла. В i-м цикле на вход 14 годается i-и разряд аргумента Х;, кото- 30 рый проходит через элемент 3, не меняясь, на вход регистра 4. На вход 8 подается сигнал сдвига Г,, содержимое регистра 4 сдвигается, Х; записывается в 1-й разряд. Одновременно в регистре 7 сдвигается на 2 разряда влево ранее накопленная сумма частичных квадратов. (ва очередных младших разряда квадрата числа считываются с выходов 15. На выходах регистра 4 формируется очередной частичный квадрат. В сумматоре 6 этот 1.-й частичный квадрат суммируется с ранее накопленной суммой частичных квадратов и новая сумма поступает на входы регистра 7. На вход 11 подается сигнал записи Г . Если X, = 1, новая сумма записывается в регистр !. Если

Х = О, сигнал С не проходит на вход управления записьв регистра 7 и его содержимое не меняется, После выпол- 50 нения последнего п-ro цикла с выходов

16 считываются п старших разрядов квадрата (старшие разряды справа).

Младшие разряды могут быть считаны с выхода 15. Пусть аргумент Х npep, — 55 стявлен в обратном коде. Тогда после сигнала сброса на вход 13 подается сигнал П!. Если Х О, сигнал Hl

111 2 проходит через элемент И-ИЛИ, триггер

1 остается в нулевом положении и разряды аргумента проходят через элемент 3, не меняясь. Работа устройства не отличается от рассмотренного выше случая. Если Х О, сигнал П1 переводит триггер 1 в единичное состояние и все разряды Х поступают на вход регистра 4 проинвертированными.

H остальном работа квацратора не меняется.

Пусть аргумент Х представлен в ,цополнительном коде. Тогда после сигнала сброса на вход 12 подается сигнал П2, равный 1, в течение всей операции возведения в квадрат, Если ХъО, элементы И элемента И-ИЛИ 2 заперты, триггер 1 остается в нуле„ Х проходит на вход регистра 4, не меняясь.

Если Х О, младшие нули аргумента и

его первая значащая единица проходят на вход регистра 4, не меняясь. Первая значащая единица, задержанная на один цикл, проходит через элемент

И-ИЛИ и перебрасывает триггер 1 в единичное состояние, Поэтому все последующие разряды аргумента проинвер- тирувтся. На вход регистра 4 всегда будет поступать модуль аргумента.

Поэтому операция возведения в квадрат, независимо от кода, в котором представлен аргумент, будет выполняться правильно.

Формула изобретения

Устройство для возведения в квадрат чисел с произвольными знаками, содержащее первый и второй регистры сдвига, сумматор и элемент И, причем выходы разрядов с третьего по и-й сумматора соединены с соответствующими разрядными входами второго регистра сдвига, выходы которого являются выходами устроиствя, вход управления сдвигом первого регистра подключен к входу управления сдвигом устройства, о т л и ч а ю щ е е с я тем, что, с цепью упрощения устройства и расширения класса решаемых задач путем обработки чисел в прямом, обратном и дополнительном кодах, в него введены триггер, элемент ИСКЛИЧАИЩЕЕ ИЛИ и элемент И-ИЛИ, причем входы элемента ИСКЛЮЧ)ЧАЮЩЕЕ ИЛИ соединены с информационным входом и выходом триггера, я его выход — с информационным входом первого регистра

Составитель Н.Коробков

Техред М.Дидык

Редактор В.Бугренкова

Ко рр ек то р О. Kpas цов а

Подписное

Заказ 51 25/45 тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

3 14291 сдвига, вход сброса которого v одноименные входы второго регистра сдвига и триггера соединены с входом сброса устройства, вход управления сдвигом второго регистра сдвига соединен с входом управления сдвигом устройства, прямые выходы разрядов, с третьего по п-й, первого регистра сдвига соединены с первыми входами 10 сумматора, вторые входы которого подключены к прямым выходам разрядов, с третьего по п-й, второго регистра сдвига, прямой и инверсный выходы второго разряда первого регистра сдвига соединены с входами первого и второго разрядов второго регистра

11

4 сдвига соответственно, прямой выход первого разряда первого регистра сдвига соединен с первыми входами элементов И и HJIH второй вход элемента И подключен к входу синхронизации устройства, а его выход — к информационному входу второго регистра сдвига, второй вход элемента И-ИПИ соединен с входом задания признака дополнительного кода устройства, вход задания знака которого подключен к третьему н четвертому входам элемента И-ИЛИ, пятый вход которого соединен с входом задания признака обратного кода устройства, а выходс S-входом триггера.