Устройство для контроля блоков постоянной памяти

 

Изобретение относится к вычислительной технике и может быть использовано для контроля постоянных запоминающих устройств. Цель изобретения - повышение достоверности контроля постоянных запоминающих устройств . Устройство содержит генератор 1 импульсов, формирователь 2 импульсов , счётчик 3, регистр 4, коммутатор 5, блок 7 сравнения, блок 8 индикации . В устройстве блок 1I контролируемой памяти проверяется на предельной рабочей частоте на отсутствие динамических искажений. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1441458 А1 (51)4 G 11 С 29/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4267679/24-24 (22) 24. 06. 87. (46) 30,11.88. Бюл, 11 44 (72) А.А.Глухов, В.И.Малков и П.Н.Постников (53) 681.327.6(088,8) (57) Изобретение относится к вычислительной технике и может быть использовано для контроля постоянных запоминающих устройств. Цель изобретения — повышение достоверности контроля постоянных запоминающих устройств. Устройство содержит генератор 1 импульсов, формирователь 2 импульсов, счетчик 3, регистр 4, коммутатор 5, блок 7 сравнения, блок 8 индикации. В устройстве блок 11 контролируемой памяти проверяется на предельной рабочей частоте на отсутствие динамических искажений. 1 ил. (56) Авторское свидетельство СССР

Ф 982097, кл. G 11 С 29/00, 1981.

Авторское свидетельство СССР

В 1238165, кл. G ll С 29/00, 1984. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ

ПОСТОЯННОЙ ПАМЯТИ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1441458

Изобретение относится к вычислительной техниКе и может быть использовано для контроля постоянных запоминающих устройств.

Цель изобретения — повышение достоверности контроля постоянных запоминающих устройств, На чертеже изображено предлагаемое устройство.

В 10

Устройство содержит генератор l импульсов, формирователь 2 импульсов, счетчик 3, регистр 4, коммутатор 5, вход 6 установки, блок 7 сравнения, блок 8 индикации, адресный выход 9, первый информационный вход 10 блок

11 контролируемой памяти, вход 12 управления режимом, второй информационный вход 13 и адресный вход 14.

Генератор 1 импульсов и формирова- 20 тель 2 импульсов предназначены для формирования сигналов внутренней синхронизации устройства. Частота следования импульсов генератора 1 импульсов выбирается так, чтобы в интервал 25 времени, равный времени выборки блока

11 контролируемой памяти, укладывалось целое число периодов импульсов генератора 1. Частота следования формируемых синхроимпульсов равна пре- 30 дельной рабочей частоте блока 11, что достигается подбором коэффициентов деления счетчиков формирователя 2. Регистр 4 предназначен для хранения выкодной информации блока

11. Коммутатор 5 предназначен для селекции информации, поступающей в зависимости от сигналов по входу 12, либо из управляющей ЭВМ, либо из регистра 4 и может быть реализован, например, на ИМС К533КП11. Блок 7 сравнения предназначен для подразрядного сравнения и может быть выполнен например, на ИМС К533СП1.

Устройство работает следующим об-. разом.

На первом этапе контроля блока 11 контролируемой памяти на второй управляющий вход 12 поступает сигнал, переводящий устройство в режим работы 5 с управляющей ЭВМ, при этом на вход

14 поступает адрес, а на вход 13 поступает эталонная информация. Поступление синхроимпульса из формировате ля 2 импульсов на счетный вход счетчика 3 вызывает запись адреса в счетчик 3 и передачу его на адресный вход блока 11. Поступление синхроимпульса из формирователя 2 импульсов на управляющий вход блока 11 вызывает считывание информации из блока l! и поступление ее на первый вход блока 7 сравнения. Эталонная информация из

ЭВМ через коммутатор 5 поступает на второй вход блока 7. При поступлении импульса из формирователя 2 импульсов на управляющий вход блока 7 происходит сравнение с выдачей результатов в блок 8, Таким образом, сравнивается с эталоном информация блока

11, алгоритм проверки задается ЭВМ, скорость проверки определяется устройством ЭВМ, где хранится эталонная информация.

На втором этапе проводится контроль временных характеристик блока

11. На второй управляющий вход 12 поступает сигнал, переводящий устройство в автономный режим работы.

Второй вход блока 7 через коммутатор

5 подключается к выходу регистра 4, На первый управляющий вход 6 поступает сигнал обнуления, устанавливающий счетчики формирователя 2 импульсов и счетчик 3 в нулевое состояние.

Окончание сигнала обнуления на входе

6 вызывает формирование синхроимпульсов формирователем 2. При поступлении синхроимпульса на управляющий вход блока 11 информация считывается иэ блока 11 и поступает на первый вход блока 7 и информационный вход регистра 4. Первый строб-синхроимпульс, поступающий на управляющий вход регистра 4 вызывает запоминание выходной информации блока 11 в регистре

4 и передачу ее через коммутатор 5 на второй вход блока 7, Второй стробсинхроимпульс, поступающий на управляющий вход блока 7 вызывает сравт нение с выдачей результата в блок 8.

Задержка первого строба относительно синхроимпульса на управляющем входе блока 11 равна времени выборки блока

11, задержка второго строба относительно первого строба выбирается больше гарантированного суммарного времени срабатывания регистра 4, коммутатора 5 и блока 7.

Формула изобретения

Устройство для контроля блоков постоянной памяти, содержащее генератор импульсов, счетчик, коммутатор, блок сравнения, формирователь импульсов, причем выход генератора импульСоставитель Ю. Сычев

Техред M. Ходанич Корректор С.Черни

Редактор А.Ревин

Заказ 6293/55 Тираж 590 Подписное

ВНИИПИ Государственного .комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород ул. Проектная, 4

144145 сов подключен к входу формирователя импульсов, выход счетчика является адресным выходом устройства, входы первой группы блока сравнения являются информационными входами первой

5 группы устройства, выход блока сравнения является выходом результата конс троля устройства, вход установки формирователя импульсов соединен с 1р входом установки счетчика и является входом установки устройства, выход коммутатора соединен с входами второй группы блока сравнения, о т л ич а ю щ е е с я тем, что, с целью 16 повышения достоверности контроля, в устройство введен регистр, информационные входы которого соединены с входами первой группы блока сравнениня, вход синхронизации регистра 2р соединен с вторым выходом формирова" теля импульсов, выходы регистра соединены с информационньии входами первой группы коммутатора, информационные входы второй группы которого являются информационнымн входами второй группы устройства, управляющий вход коммутатора соединен с входом управления режимом счетчика и является входом управления режима устройства, вход синхронизации счетчика соединен с четвертью выходом формирователя импульсов, третий выход формирователя импульсов соединен с входом синхронизации блока сравнения, первый выход формирователя импульсов является выходом разрешения устройства, информационные входы счетчика являются адресными входами устройства.

Устройство для контроля блоков постоянной памяти Устройство для контроля блоков постоянной памяти Устройство для контроля блоков постоянной памяти 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и предназначено для испытаний микросхем оперативных запоминающих устройств (ОЗУ) Цель изобретения - расширение области применения за счет возможности проведения двухэтапного контроля микросхем ОЗУ

Изобретение относится к вычислительной технике и может быть использовано в системах обработки и передачи цифровых данных повышенной надеясности

Изобретение относится к вьг1ислительной технике, а именно к запоминающим устройствам, и может быть использовано при проектирован1га микро-: схем ПЗУ и ППЗУ

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при создании надежных устройств для обработки и хранения информации

Изобретение относится к вычислительнок технике, в частности к запоминающим устройствам, и может быть использовано в устройствах обработки информации для изменения последовательности следования сигналов в алгоритмах преобразования Фурье

Изобретение относится к запоминающим устройствам и может быть использовано в специализированных цифровых вычислительных машинах или системах обработки цифровых данных, для сохранения информации при кратковременных перерывах энергоснабжения

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах , имеющих дефектные элементы памяти

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам

Изобретение относится к вычислительной технике и может быть применено для контроля блоков полупроводниковой памяти

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх