Устройство нисневича для обнаружения и исправления ошибок

 

Изобретение относится к электросвязи, вычислительной технике и может использоваться в системах обработки, хранения и передачи информации. Устройство обнаруживает многократные и исправляет одиночные ошибки двоичной информации, переданной в парафазном коде, что обеспечивает повышение достоверности устройства. Устройство содержит группу 1 элементов РАВНОЗНАЧНОСТЬ, сумматоры 2,3 по модулю два, элементы ИЛИ 4,5, блок 6 обнаружения ошибок, группу 7 элементов И и группу 8 элементов НЕРАВНОЗНАЧНОСТЬ. Устройство позволяет обнаруживать многократные и исправлять одиночные ошибки. 1 з.п.ф-лы, 2 ил.

СЭОЗ СОВЕТСКИХ

СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУБЛИН

ГОСУДАРСТВЕННЫЙ HOMMTET

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ П нт СССР (21) 4275963/24-24 (22) 06.07.,87 (46) 23.04.89. Бюл. Ф 15 (75) И.С.Нисневич (53) 621.394.14(088.8) (56) Авторское свидетельство СССР

У 1162053, кл. Н 03 К 13/00, 1983, Авторское свидетельство СССР

Ф 1136168, кл. G 06 Р 11/22, 1982. (54) УСТРОЙСТВО НИСНЕВИЧА ДЛЯ ОБНАРУЖЕНИЯ И ИСПРАВЛЕНИЯ ОШИБОК (57) Изобретение относится к электросвязи, вычислительной технике и может использоваться в системах об„„SU„„1474654 А1 (5g 4 G 06 F 11 28 Н 03 M 13 00 работки, хранения H передачи информации. Устройство обнаруживает многократные и исправляет одиночные ошибки двоичной информации, переданной в парафазном коде, что обеспечивает повышение достоверности устройства, Устройство содержит группу 1 элементов РАВНОЗНАЧНОСТЬ, сумматоры 2, 3 по модулю два, элементы 4, 5 ИЛИ, блок 6 обнаружения ошибок, группу 7 элементов И и групгу 8 элементов НЕРАВНОЗНАЧНОСТЬ. Устройство позволяет обнаруживать многократные и исправлять одиночные ошибки. 1 з,п. ф-лы, 2 ил.

1474654

Изобретение относится к электросвязи, вычислительной технике и может использоваться в системах обработки, хранения н передачи информации

Целью изобретения является повышение достоверности работы устройства.

На фиг, 1 представлена функциональная схема устройства Нисневича для обнаружения и исправления ошибок на фиг. 2 — функциональная схема. блока обнаружения ошибок.

Устройство Нисневича для обнаружения и исправления ошибок содержит (фиг. 1) группу 1 элементов РАВНОЗНАЧНОСТЬ, первый и второй сумматоры 2 и 3 по модулю два, первый и второй элементы ИЛИ 4 и 5, блок 6 обнаружения ошибок, группу 7 элемен" тов И и группу 8 элементов НЕРАВНОЗНАЧНОСТЬ.

Блок 6 обнаружения ошибок содержит (фиг. 2) группу 9 элементов

ИЛИ, группу 10 элементов И и группу

11 элементов ИЛИ.

Устройство реализовано на следующих микросхемах: группа 1 элементов

РАВНОЗНАЧНОСТЬ вЂ” 155ЛП5 и 155ЛН1, сумматоры 2 и 3 по модулю два—

155 ИП2, элементы ИЛИ 4 и 5 — 155ЛЛ19 группы 7 и 10 элементов И вЂ” 155 ЛИ1, группа 8 элементов НЕРАВНОЗНАЧНОСТЬ—

155ЛП5, группы 9 и 11 элементов ИЛИ—

155ЛЛ1.

Устройство работает следующим образом.

На входы устройства информация поступает в парафазном коде, т.е. каждый разряд передается двумя сигналами — "0" и "1". Оба сигнала каждого из разрядов подаются на соот.— ветствующие элементы РАВНОЗНАЧНОСТЬ группы 1, на которых обнаруживается наличие ошибки в разрядах.,На ошибку указывают одинаковые значения сигналов на входах элементов РАВНОЗНАЧНОСТЬ.

Нулевые и единичные значения разрядов контролируемого кода поступают соответственно на сумматоры 2 и

3 по модулю два. Единичное значение сигнала на выходе сумматоров 2 и 3 указывает на ошибки нулевых или единичных значений кода числа соответственно.

Исправление одиночных ошибок дсуществляется следующим образом.

Пусть на один из парафаэных входов устройства вместо правильной комбннации 10 поступает комбинация 00.

Ошибка обнаруживается соответствующим элементом РАВНОЗНАЧНОСТЬ группы 1. Сигнал с его выхода поступает на входы, соответствующих двух элементов И группы 7. Одновременно ошибка обнаруживается сумматором 2, с выхода которого на вход элементов

И группы 7 поступает единичньй сигнал,, с выхода нечетного элемента И группы 7 соответствующей пары на вход соответствующего элемента НЕРАВНОЗНАЧНОСТЬ группы 8 поступает сигнал логической "i". На второй вход этого элемента НЕРАВНОЗНАЧНОСТЬ поступает ошибочный нулевой сигнал, на выходе данного элемента НЕРАВНОЗНАЧНОСТЬ формируется откорректированный сигнал

fl 1 II

Обнаружение искажений двойной и более кратности осуществляется следующим образом .

Каждое искажение входного кода (совп адение логических уровней прямого и инверсного кодов) выделяется элементами РАВНОЗНАЧНОСТЬ группы 1 .

Числу выявленных искажений соотв етствует число логических единиц на выходах элементов РАВНОЗНАЧНОСТЬ группы 1. Это число подсчитывается блоком 6 в параллельном коде. Если число выявленных искажений (логических "1" на выходах элементов РАВНОЗНАЧНОСТЬ) равно или более двух, то исправить такую ошибку устройство не может. На выходе блока 6 появляется уровень логической "1", означающий неисправимую ошибку.

Сигнал ошибки формируется даже в тех случаях, когда прототип ее либо не выявляет (число искажений только в прямом или инверсном кодах четно), либо распознает и исправляет ошибочно (когда условие контроля четности вызывает срабатывание только одного из сумматоров 2 или 3).

Устройство выявляет эти ошибки, извещает о них внешние приборы и блокирует работу элементов И .группы 7, оставляя выходной код идентичным входному на случай, если внешние приборы смогут использовать или восстановить информацию другими средствами.

Блок 6 обнаружения многократных ошибок работает следующим образом (фиг, 2).

Если на первых двух входах блока

6 присутствуют уровни логических "1", 1474654 то последовательно срабатывают соответствующие элементы И группы 10 и элементы ИЛИ группы 11,и на выходе блока 6 появляется уровень логической "1". Если уровень логической

"1" — только на первом входе блока 6, то первый элемент И группы 10 не срабатывает, сигнал логической "1" транслируется первым элементом ИЛИ группы 9 для сложения с уровнем на третьем входе блока 6, Если на тре тьем входе — уровень логической "1", . то срабатывает второй элемент группы 10, "1" с выхода которого через элементы ИЛИ группы 11 ретранслируется на выход блока 6. Если на третьем входе блока 6 — уровень ло,гического "О", то "1" транслируется элементами ИЛИ группы 9 до конца группы и, если на пути встречается еще хотя бы одна логическая "1" на одном из входов, то срабатывает соответствующий элемент И группы 10 "1" с выхода которого передается на выход блока б элементами ИЛИ группы 11.

Таким образом, устройство позволяет повысить достоверность при конт роле и восстановлении информации по модулю два, обнаруживая многократные ,и исправляя одиночные ошибки.

Формула изобретения

1. Устройство для обнаружения иисправления ошибок, содержащее группу элементов РАВНОЗНАЧНОСТЬ и группу элементов НЕРАВНОЗНАЧНОСТЬ, сумматоры, первые входы элементов РАВНОЗНАЧНОСТЬ группы объединены с соответствующими входами первого сумматора и первыми входами соответствующих нечетных элементов НЕРАВНОЗНАЧНОСТЬ группы и являются первыми входами устройства, вторые входы элементов РАВНОЗНАЧНОСТЬ группы объеди45 нены с соответствующими входами второго сумматора и первыми входами соответствующих четных элементов НЕ"

РАВНОЗНАЧНОСТЬ группы и являются вторыми входами устройства, группу элементов И, выходы которых соединены с вторыми входами одноименных элемен-) тов НЕРАВНОЗНАЧНОСТЬ группы, выходы которых являются информационными выходами устройства, о т л и ч а ющ е е с я тем, что, с целью повышения достоверности работы устройства, в него введены элементы ИЛИ и блок обнаружения ошибок, выход первого сумматора соединен с первым входом первого элемента ИЛИ, выход которого соединен с первыми входами нечетных элементов И группы, выход второго сумматора соединен с первым входом второго элемента ИЛИ, выход которого соединен с первыми входами четных элементов И группы, выходы эле" ментов РАВНОЗНАЧНОСТЬ группы соединены с соответствующими входами блока обнаружения ошибок и вторыми входами соответствующих попарно объединенных четных и нечетных элементов

И группы, выход блока обнаружения ошибок соединен с вторыми входами первого и второго, элементов ИЛИ и являются контрольным выходом устройства.

L ..

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок обнаружения ошибок содержит группы элементов ИЛИ и группу элементов И, первый вход первого элемента ИЛИ первой группы объединен с первым входом первого элемента И группы и является соответствующим входом блока обнаружения ошибок, выход каждого

i-го элемента ИЛИ первой группы (i

1, N-11 соединен с первьм входом (+1)-го элемента ИЛИ первой группы и (i+1)-ro элемента И группы, выход

N-ro элемента ИЛИ первой группы соединен с первым входом (N+13-ro элемента И группы, второй вход которого является соответствующим входом блока обнаружения ошибок, выход первого элемента И группы соединен с первым входом первого элемента ИЛИ второй группы, выход каждого предьщущего элемента ИЛИ второй группы соединен с первым входом последующего элемента ИЛИ второй группы, выход

i-го элемента И группы (i = 2, N+1) соединен с вторыми входом (i-11-ro элемента ИЛИ второй группы, выход последнего элемента ИЛИ второй группы является выходом блока обнаружения ошибок.

1474654

Составитель M.Íèêóëåßêoâ

Техред N.Äèäûê Корректор Л.Пилипенко

Редактор О.Юрковецкая

Заказ 1895/47 Тираж 667 Подписное

ВНИИПИ Государственного коиитета по изобретениям и открытиям при Г1ЯТ СССР

113035, Москва, Ж-35, Раушская нао., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина,101