Синусно-косинусный кодовый преобразователь

 

О П И С А Н И Е (и) 464006

ИЗОБРЕТЕНИЯ

Союз Советскик

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 14.11.72 (21) 1846557/18-24 с присоединением заявки №

{23) Приоритет

Опубликовано 15.03.75. Бюллетень № 10

Дат; опубликования описания 23.07.75 (51) М. Кл. б 08с 9/04

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681,335(088,8) (72) Авторы изобретения

И. T Абрамсон, Л. Я. Лапкин и Ю. А. Петров (71) Заявитель (54) СИНУСНО-КОСИНУСНЫЙ КОДОВЫЙ

ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к области автоматики и вычислительной техники,и может быть использовано в цифровых вычислителях, осуществляющих разложение кода на взаимно ортогональные составляющие.

Известны синусно-косинусные кодовые преобразователи, содержащие коммутаторы, шифраторы и квадрантный переключатель, один вход которого соединен с первым,и вторым разрядами регистра, а другие входы соединены с выходами интерполятора, один вход которого соединен с младшими разрядами регистра, и сумматоры.

Недостатком известных устройств является сложность синусно-косинусного шифратора,и интерполятора при повышении точности преобразования.

Цель изобретения — повышение точности работы преобразователя.

Предлагаемое устройство отличается тем, что интерполятор выполнен в виде последовательно соединенных коммутатора кода и блока умножения, подключенного через коммутатор с одним входом сумматоров, другие входы которых соединены со входами коммутатора кода и с синусным и косииусным вхо; дами интерполятора. Прямые и инверсные выходы старших разрядов регистра, начиная с четвертого, подключены через шифраторы и коммутаторы, соединенные с третьим разрядом регистра, к синусным и косинусным входам интерполятора.

Блок-схема преобразователя изображена на чертеже.

5 Преобразователь содержит л,-разрядный,регистр 1 аргумента, выходы двух старших разрядов которого управляют квадрантным переключателем 2. Выход триггера третьего разряда регистра 1 управляет коммутаторами

I0 3 —.5. На входы коммутатора 3 поступают прямой и инверсный выходы разрядов регистра

1, начиная с четвертого по k-й. Выходы коммутатора 3 соединены со входами синусного и косинусного шифраторов б и 7. Выходы

15 шифраторов через попарно соединенные коммутаторы 4 и 5 поступают на входы сумматоров 8 и 9. Эти сумматоры входят в состав интерполятора 10. В состав интерполятора входит также коммутатор 11, управляемый гене20 ратором 12 меандра (входы этого коммутатора соединены с выходами коммутаторов 4 и

5). Выход коммутатора 11 через умножитель

13 на —, множительное устройство 14, управ25 ляемое младшими разрядами регистра 1, и переключатель 15 соединен с сумматорами 8 и 9. Переключателем 15 управляет генератор

12. Выходы сумматоров 8 и 9 соединены с квадрантным переключателем 2, выход кото30 рого является выходом преобразователя.

464006

= созх, — Л„

Преобразователь работает следующим образом.

Аргумент, записанный в регистре 1, масштабирован таким образом, что значение 2л соответствует 2" единиц дискретности о. Тогда вес единицы старшего разряда равен и, второго разряда — —, третьего . Значение

2 4

«О» и «1»,кода третьего разряда регистра 1 определяют первый и второй октанты внутри квадранта аргумента, заданного значением первого и второго разрядов регистра 1, В первом октанте подключается прямой код аргумента х, находящегося внутри интервала от

0 до —, через коммутатор 3 к входам, шифра4 торов 6 и 7, вычисляющих соответствующие значения синуса и косинуса, которые через коммутаторы 4 и 5 поступают на синусные и косинусные входы интерполятора 10. Во втором октанте.на входы шифраторов 6 и 7 через коммутатор 3 поступает обратный код разрядов аргумента внутри интервала от 0 до —, 4

7t соответствующий значению — — х — 6. Выхо4 ды шифраторов 6 и 7 через коммутаторы 4 и

5 поступают на косинусные и синусные входы интерполятора 10. Таким образом, на входы интерполятора поступают значения синуса и

IC косинуса в интервале от до вЂ, так как и при

2 нахождении аргумента во втором октанте (диапазон от — до — ) шифраторами 6 и 7

4 2

/ с производится вычисление значений sin (+х 4 и cos I + х 1, равных соответственно величи(4 нам cos(х 1 и sin(— — х1, аргументы которых лежат в интервале 0 — — .

Разложение в ряд Тейлора относительно точки аргумента, заданной старшими разрядами k при использованиями двух членов разложения имеет вид:

f (х) = f (х,)+ f (х,)(х — х,).

Для приведения в соответствие масштабов цифровых значений cosx, з1пх и х в приведенном выражении значение аргумента должно быть умножено на — (так как макси4 мальное значение х=1 внутри квадранта соответствует в радианах — ):

Зо

sinx sinx + — cosx,(x — x,): sinx, + Л, 2 созх= созх, — — з1пх,(х — х,) =

Значение (х — хо) задается младшими (n— — k) разрядами репистра 1. З начения sinxp u

cosx< снимаются с выходов коммутаторов 4 и 5. Умножение на — производится умножи2 телем 13. Значения поправок А> и Л2, выработанные комбинационным множительным устройством 14, суммируются со значениями

sinx< ы cosxo на сумматорах 8 и 9. Один и тот же умножитель 13 на — и множительное

2 устройство 14 используются для вычисления обеих поправок Л и Л путем поочередного подключения входа умножителя 13 к выходам коммутаторов 4 и 5 через коммутатор 11 и одновременного поочередного подключения выходов множительного устройства 14 с помощью переключателя 15 прямого выхода к сумматору 9, обратного к сумматору 8. При подключении прямого кода производится суммирование з1пхо и Ль при подключении обратного кода — вычитание cosx< и Л . Управление коммутатором 11 и переключателем 15 производится генератором 12 меандра.

Предмет изобретения

Синусно-косинусный кодовый преобразователь, содержащий коммутаторы, шифраторы и квадрантный переключатель, один вход которого соединен с первым и вторым разрядами регистра, а другие входы соединены с выходами интерполятора, один вход которого соединен с младшими разрядами регистра, и сумматоры, отличающийся тем, что, с целью повышения точности работы преобразователя, в нем интерполятор выполнен в виде последовательно соединенных коммутатора кода и блока умножения, подключенного через коммутатор к одним входам сумматоров, другие входы которых соединены со входами коммутатора кода и с синусным и косинусным входами интерполятора, причем прямые и инверсные выходы старших разрядов регистра, начиная с четвертого, подключены через шифраторы и коммутаторы, соединенные с третьим разрядом регистра, к синусным и косинусным входам интерполятора, 464006

Составитель В. Рыгалин

Редактор Е. Семанова

Техред М. Семенов

Корректор Т. Гревцова

Типография, пр. Сапунова, 2

Заказ 1719/19 Изд. № 1206 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5