Устройство для решения системдифференциальных и алгебраическихуравнений

 

лв, иак оеоо д (е.а4ДЩ95

ОП ИСАНИЕИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства— (22) Заявлено 14.02.72 (21) 1745808 18-24 с присоединением заявки 1745807/18-24 (32) Приор1итет—

Опубликовано 15.05.74. Бюллетень № 18

Дата опубликования описания 16.04.75 (51) М. Кл. С 06о 7/34

Гасударственный комитет

Совета й1ииистрав СССР ва делам изобретений и аткрв1тии (53) УДК 681.333:51 (.088.8) (72) Авторы изобретения Г. Е. Пухов, В. Ф. Евдокимов, Н. П. Тимошенко, Ю. Т. Кизим, А. И. Гузенко, А. С. Огир и Б. К. Крыжный (71) Заявитель

Институт электродинамики (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ

ДИФФЕРЕНЦИАЛЬНЫХ И АЛГЕБРАИЧЕСКИХ

УРАВНЕНИЙ

U1(/)»-/11» U12» ° ° ° »»- 1л» U2(»,) — /21» U22, ° » U21 ° ° ° » U»» ® — U»»1» U»»2» - ° °, (/пй

Устройство относится к области аналоговой вычисчительной техники.

Известно устройство для решения систем дифференциальных и алгебраических уравнений, содержащее две резисторно-ключевые матрицы, горизонтальные шины которых соединены с первыми входами соответствующего числа суммир1ующих операционных усилителей первой и второй группы, третью и четвертую группы суммирующих операционных усилителей, входы которых непосредственно и через функциональные преобразователи подключены к выходам соответствующих суммирующих операционных усилителей, первой и второй группы, инверторы и ключи.

Недостатком известного устройства является невысокая точность решения.

С целью повышения точности предложенное 1устройство содержит блоки задержки по числу горизонтальных шин резисторно-ключевых матриц которые включены между выходами суммирующих операционных усилителей третьей и четвертой группы и вторыми входами соответствующих суммирующих операционных усилителей первой и второй группы. Выходы функциональных преобразователей соединены с третьими входами последующих по номеру с1уммирующих операционных усилителей первой и второй групп. Выходы суммирующих операционных усилителей третьей и четвертой группы через ключи и пнверторы подключены к вертикальным шинам соответственно второй и первой резисторно-ключевых матриц.

5 На чертеже представлена схема предложенного устройства.

Оно состоит из (2/е — 1) . п операционных усилителей 1 с проводимостями в цени обратной связи, предназначенных для суммирова10 ния входных сигналов (2k — 1) . n функциональных преобразователей 2, каждый из которых содержит два операционных усилителя с проводимостями в цепи обратной связи и

2N диодных ячеек, где Л =и+П, n — порядок уравнения, k — количество разрядов числа, П вЂ” количество единиц, приходящих с устройства переноса младшего разряда. (2k — 1) п операционных усилителей 8 с проводимостями в цепи обратной связи предназначены для суммирования с1уммарных сигналов с выхода операционных усилителей 1 и си1пналов с выхода функционального преобразователя 2.

428405

Устройство содержит также 2И- п проводимостей, 2/г ипверторов 4, которые замыкаются B зависимости от вида решаемого уравнения, 2И и ключей и (2k — 1) п блоков задержки 5.

Предложенное устройство работает следующим образом.

Для системы дифференциальных уравнений второго порядка при поступлении на вход устройства векторов налряжений Ut®, У2®, U" t(t), U">(t) в момент времени At=0 на выходе операционных усилителей 8 и 8" ооразуется результат по формуле P=S — 2П, где

P — результат на выходе усилителей 8 и 8, S — суммарный сигнал на выходе усилителей 1 и 1", П вЂ” количество единиц переноса в старш и и р аз ряд.

При t=t<> образуется результат без учета переноса о о о:::,о о:. Л (1) = Vit + 1», Ur>+ Ut>

11 > (1) = 021 + U - ч > U22 + (122

Ut (t) = U»+ У», % — Ut,, о::- о :: о о, о :

U (t) = U2I + U2)> 122 U22 .

Полученный результат через устройство задержки (время задержки At) поступает на вход суммирующих усилителей 1 и I" соответст венпо с усилителей 8 и 8"". Результат с усилителей 8 и 8" через проводимости (инверторы 4 в за в исимости от ни|да решаемого уравнения) поступает на входы суммирующих усилителей.

При t=t, через At устройство получает следующий скачок напряжения (U,,U,,) (V,",U,) (U,U„ ), на выходе устройства образуется новый рез ультат

U, (t) Ut (/) + Уц + 011, Uz (/) — 12 (1) + U2l + U21

Ut (/) = U t (t) + U,»,+ U„

112 (t) 12 (t) + U i 021

Ф (t) = U", () + U,, + U,, „,,д,.

Vr(О=Ur (1)+U (1)+ "- + Ы (1)

U (t) — U (t) + U2 (t) ° . ° ) + 1 2 (t)

Uj (t) =- Vr (t) + У (t) +... + Ut (/), U (t) = U Я+ И2 Ф+ . ° . + 02 () где: At — шаг дискретизации, m — количество шагов интегрирования.

При решении алгебраичеоких уравнений необходимо отключить блоки задержки 5.

Предмет изобретения

Устройство для решения систем дифференциальных и алгебраических уравнений содержащее две резисторно-ключевые матрицы, горизонтальные шины которых соединены с первыми входами соответствующего числа суммирующих операционных усилителей первой и вто рой,группы, третью и четвертую группы суммирующих операционных усилителей, входы которых непосредственно и через ф ункциональные преобразователи, подключены к выходам соответствующих суммирующих операционных усилителей первой и второй группы, инверторы и ключи, отличающееся тем, что, с целью повышения точности, оно содержит блоки задержки по числу горизонтальных шин резисторно-ключевых матриц, которые включены между выходами суммирующих операционных усилителей третьей и четвертой группы и вторыми входами соответствующих суммирующих операционных усилителей пер40 вой и второй, групп, выходы функциональных преобразователей соединены с третьими входами последующих по номеру суммирующих операционных усилителей первой и второй гру п пы, .выходы оу(ммирующих операционных

4о усилителей третьей и четвертой группы через ключи и инверторы подключены к вертикальным шинам cooTIBeTlcTBeHIHQ второй и первой резисторно-ключевых матриц.

428405

Составитель Ю. Кизим

Техред Г. Васильева

Редактор В. Семанова

Корректор В. Гутман

Тип. Харьк. фил, пред. «Патент»

Заказ 60 320 Изд, № 1571 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5