Устройство для обучения

 

Ьы.

Киевский ордена Ленина. политехнический институт им. 50-летия Великой Октябрьской социалистической революции (7l) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБУЧЕНИЯ

Изобретение относится к автоматикеи вычислительной технике, в частности к устройствам и системам для группового обучения и контроля знаний, и может быть использовано для программированного обучения и контроля знаний в учебных заве5 дениях по различным дисциплинам.

Известно устройство, содержащее пуль ты учащихся, соединенные через коммутаторы пультов и блоки приоритета с. соотг ветствующими блоками оперативной памя« ти, которые через коммутатор блоков памяти, подключены к блоку буферной памя- ти Ы

Недостатком устройства являются большие затраты оборудования.

Известно также устройство, содержа. щее пульты учащихся, блок приоритета, коммутатор пультов, блоки буферной паьщти, блоки совпадения, дешифратор и распределители Г2 ) .

Недостатком данного устройства являются ограниченные дидактические возможности и большие аппаратурные затраты.

Наиболее близким к предлагаемому является устройство, содержащее пульты учащихся, соединенные с соответствуюшими блоками приоритета и коммутаторами, которые подключены к соответствующим блокам оперативной памяти, соединенные с коммутатором блоков памяти, который подключен непосредственно к блокам .буферной памяти 3 .

Устройство позволяет получать справки по изучаемому курсу, однако имеет ограниченные дидактические возможности из-еа отсутствия режима автоматизированной консультации.

Бель изобретения - расширение дидактических возможностей устройства за счет автоматизированной консультации по не усвоенным участкам курса.

Указанная цель достигается тем, что в известное устройство, содержащее последовательно включенные коммутатор пультов, пульты обучаемых, блок приоритета, 3 9858 блок анализа запросов и первый блок памяти, второй вход блока приоритета соединен с вторым выходом блока анализа запросов, а второй выход - с вторыми выхоf дами пультов обучаемых, введены последоват lьно включенные первый распределитель кодов и второй блок памяти, выход которого соединен с первым входом ком- мутатора пультов, второй распределитель кодов, первый вход которого подключен к 10 первому выходу первого блока памяти, а выход — к третьим входам пультов обучаемых, и последовательно включенные генератор тактовых импульсов, блок задания времени, блок управления считыванием, третий блок памяти, первый блок элементов И и второй блок элементов И, второй вход которого соединен с вторым выходом третьего блока памяти, а выход — с вторым входом блока управления считыванием 0 ,/ третий вход которого подключен к выходу генератора тактовых импульсов, а второй выход — к второму входу второго распре- . делителя кодов, вход первого распределие теля кодов соединен с вторыми выходами пультов обучаемых, а второй выход - с вторым входом коммутатора пультов, выход генератора тактовых импульсов соединен с третьим входом блока приоритета и с вторым входом первого блока памяти, третий и четвертый входы которого подключены к третьему и четвертому выходам блока управления считыванием соответственно, второй выход — к второму входу первого блока элементов И, а третий вы35 ход — к второму входу блока анализа запросов, второй и третий входы третьего блока памяти соединены соответственно с первым и третьим выходами блока приоритета, причем блок управления считыванием содержит последовательно соединенные дешифратор, первый регистр, первый элемент И, первый триггер и второй элемент

И, второй вход и выход которого являют( ся соответственно третьим входом и четвертым выходом блока, второй вход и выход триггера являются соответственно первым входом и третьим выходом блока, выход первого элемента И является первым,выходом блока и соединен с вторым

50 входом первого регистра, выход и вход дешифратора являются соответственно вторыми выходом и входом блока, блок анализа запросов содержит первый узел элементов И, первый вход и выход которого

55 являются соответственно первыми входом и выходом блока, и последовательно соединенные второй регистр, первый коммутатор,,второй узел элементов И и первый

14 4 элемент ИЛИ, выход которого является вторым выходом блока, а второй вход подключен к второму выходу второго регистра, соединенному с вторым входом первого узла элементов И, первый вход второго регистра соединен с вторым выходом второго узла элементов И, вторые входы второго регистра и второго узла элементов И являются первым входом блока, а второй вход первого коммутатора— вторым входом блока, а блок приоритета содержит последовательно соединенные инвертор, третий элемент И, счетчик, элементы И группы, второй элемент ИЛИ, третий узел элементов И, второй коммута» тор, третий коммутатор и первый узел памяти, первый и второй выходы и второй вход которого являются соответственно первым и третьим выходами и вторым входом блока, и последовательно включенные элемент задержки и третий регистр, выход которого соединен с вторым входом третьего коммутатора, а второй вход является вторым входом блока, вход элемента задержки соединен с выходом второго элемента ИЛИ, второй вход третьего узла элементов И соединен с выходом счетчика, вторые входы и выходы элементов.

И группы являются соответственно первым входом и вторым выходом блока, второй вход второго коммутатора является первым входом блока, выход третьего узла элементов И подключен к третьему входу третьего коммутатора.

На фиг. 1 изображено устройство, общая структура; на фиг. 2 - структура блока приоритета.

Устройство для обучения состоит из пультов 1 обучаемого, содержащих узел

2 ввода ответов, подключенный к регистру 3, узлу. 4 сравнения и элементу ИЛИ

5, причем узел 4 и узел 6 памяти подсоединен к узлу 7 индикации, а узел 6 другим выходом соединен с узлом 4, а входом — с распределителем 8 кодов. Выходы регистра 3 и ..узла 4 через узел элементов И 9 подключены к распределителю 10 кодов, кроме того выход регистра 8 связан с входам 11 блока 12 приоритета, а входы регистра 3 и элемента ИЛИ. 5 подсоединены к соответствующему выходу коммутатора 13 пультов, подсоединенного к выходам распределителя 10 и блока 14 памяти (связей), подключенному к другому выходу распредели« теля 10. Выход элемента 5 связан с единичным входом триггера 15, выход кото5 9858 рого соединен с входом 16 блока 12, а нулевой вход - с выходом 17 блока 12.

Выход 18 блока 12 подключен к блоку 19 памяти (запросов), узлу 20 элементов И, узлу 21 элементов И и входу сброса регистра 22, а третий выход 23 блока 12к блоку 19. Вход 24 блока 12 подсоединен через элемент ИЛИ 25 к выходам регистра 22 и узла 21, а вход 26 блока

12, и входы блока 27 задания времени, rO элемента И 28 и накопителя 29 (памяти понятий) связаны с генератором 30 тактовых импульсов. Выход блока 27 подключен к единичному входу триггера 31, выход которого подсоединен к элементу И 15

28, связанному с накопителями 32 и 33. буферной памяти и накойителем 34 оперативной памяти, подключенным к узлу 20 и связанному двусторонней связью с накопителем 29, первым выходом соединен- щ ным с накопителем 32, подключенным через коммутатор 35, связанный с регистром 22, к узлу 21, а вторым выходомс накопителем 33, причем выходы накопителей 32 и ЗЗ подсоединены к permc gg ру 36, один выход которого связан с распределителем 8, а другой — с блоком

37 элементов И, другими входами связанным с блоком 19, а выходами - с блоком 38 элементов И, также подсоединен- зэ ным к блоку 19, а выходами через дешифратор 39 - к распределителю 8 и регистру 40, выходы которого подключены через элемент И 41 к блоку 19, нулевому входу триггера 31 и входу сброса ре35 гистра 40. Блок 12 приоритета содержит узел 42 памяти, выходы которого являют ся выходами 18 и 23 блока 12, первый вход, подсоединен через коммутатор 43, подсоединенный к регистру 44 и узлу 45 элементов И, к коммутатору 46, подсоединенному к входу 11 и узлу 45, входы которого являются выходами счетчика 47, связанного этими же выходами с первыми входами группы элементов И 48, другие входы которых связаны с входом 16 блока 12, а выходы подключены к выходу 17 блока 12, через элемент ИЛИ 49 подсоединены к узлу 45 и через элемент 50 задержки — к регистру 44, другой вход

50 которого, как и второй вход узла 42 и инвертора 51, подключены к входу 24 блока 12. Вход 26 через элемент И 52, подключенный к элементу 51, связан со счетным входом счетчика 47.

Узап 20, регистр 22, узел 21, элемент 25 и коммутатор 35 объединены в блок 53 анализа запроса, триггер 31, элемент 28, дешифратор 39, регистр 40

14 б и элемент 41 - в блок 54 управления .считыванием информации, а накопители29,, 32, 33 и 34 и регистр 36 - в блок 55 памяти.

Блок 19 хранит номер пульта и код признака запроса (или номер понятия).

Накопитель 34 предназначен для запоминания признаков информации (или номер понятий), отсутствующих на момент запроса в накопителе ЗЗ, и организован в виде стека. Накопитель 29 содержит в своих ячейках учебную информацию, поделенную на понятия. В накопителе 33 хранится учебная информация, раскрывающая содержание понятий курса, номера (или признаки) которых записаны в cooi ветствующих ячейках накопителя 32. Регистр 22 состоит из признаковой и информационной частей. В блоке 14 содержатся номера понятий, предшествующие и связанные по смыслу с понятием, номер которого соответствует номеру ячейки

Э

rae записана эта информация.

Предлагаемое устройство для обучения работает следующим образом.

После включения питания генератор 30 формирует на своем выходе последовательность тактовых импульсов, поступающую на все связанные с ним блоки. Обучаемые с помощью узла 2 вводят номера понятий (или признаки), которые должны ими изучаться. Код поступает в регистр 3, а после окончания ввода обучаемый формирует сигнал "Готовность, переводящий в единичное состояние через элемент 5 триггер 15. Блок 12 приоритета с помощью элемента И 52, счетчика 47 и группы элементов И 48 опрашивает на. входе 16 шину Готовности пультов 1. Если готов ность обнаружена, то через элемент ИЛИ

49 разрешается поступление адреса пуль та 1 со счетчика 47 через узел 45 на коммутатор 46. В результате коммутатор

46 подключает на свой выход ту линию входа 11, по которой в данный момент передается код запроса,с выбранного регистра 3. На коммутатор 43, таким образом, пос тупает код запроса и номер пульта (или его адрес). Эта информация под управлением регистра 44 заносится в узел 42, причем s первую свободную ячей ку (на которую указывает единица в соот ветствующем разряде регистра 44). Задержанный элементом 50 сигнал с элемента ИЛИ 49 сдвигает единицу регистра

44 на один разряд, номер которого соответствует новой свободной ячейке. узла 42.

Таким образом, блок 12 фиксирует занрэ14

7 9858 сы по мере их поступления. Через заданное блоком 27 время с него снимается сигнал, переводящий триггер 31 в блоке

54 в состояние, разрешающее считывание .:информации из блока 12 и передачу ее в 5 соответствующие узлы устройства. Код первого запроса из узла 42 блока 12 по» ступает с выходов 18 и 23 в блок 19,. а его часть, содержащая только номер понятия (с выхода 18) - в блок 53 анализа запроса. В блоке 53 появление кода приводит к сбросу в начальное состояние регистра 22, адресующего с помощью коммутатора 35 первую ячейку накопителя 32„ где записаны номера понятий, находящиеся 5 в этот момент в накопителе 33. Узел 21 производит сравнение и в случае совпадения кодов посыпает сигнап через элемент

25 в блок 12 для выдачи следующего зап« роса. Этот сигнал по входу 24 блокирует 20 вход 26 (с помощью элементов 51 и 52) и поступает-на входы узла 42 и регистра

44. Информация в узле 42 и единица 44 сдвигаются в противоположном, чем при записи, направлении.

Если же узлом 21 не обнаружено совпадение с содержимым данной ячейки накопителя 32, то сигнал неравенства поступает на сдвигающий вход регистра 22 и коммутируется. новая ячейка. Если задан» ное понятие содержится в накопителе 33, то с последовательного выхода регистра

22 снимается сигнал, поступающий через элемент 25 в блок 12 и разрешающий запись номера понятия через узел 20 в накопитель 34. Из накопителя 34 номера понятий поступают-.одновременно с тактом от генератора 30 в накопитель 29, и на освобождающееся место в накопителях 32 4О (номера понятий) и 33 (содержание понятия) записывается новая информация..

Новый адрес иэ накопителя 34 поступает с появлением на специальном выходе накопителя 29 (маркера), что говорит о полном считывании информации по данному понятию. Одновременно с записью информации в накопителях 32 и 33 под дейст вием тактовых импульсов, поступающих через элемент И 28, идет считывание

50 понятий в регистр 36. Адресная (или признаковая) часть информации сравнивается в блоке 37 с номерами понятий, поступившими в качестве запросов. Совпавшие ячейки коммутируют в блоке 38 со

55 .оФветствующиенапряжения и адреса пультов иэ блока 19, заказавших данное понятие, поступают через дешифратор 39 на распределитель 8. В результате информация о понятии через распределитель 8 с регистра 36 записывается в узел 6 памяти соответствующего пульта 1 (или пультов). Одновременно сигнал с дешифратора 39 переводит соответствующий разряд регистра 40 в единичное состояние. При считывании информации в последний пульт с элемента 41 снимается сигнал, переводящий триггер 31, блок 19 и регистр 40 в начальное состояние.

Поступающая в узел 6 информация ана лизируется обучаемым, который отвечает с помощью узла 2 на контрольный вопрос, проверяемый в узле 4. При правильном ответе устройство ожидает очередного запроса, а при неправильном код запроса поступает через распределитель 10 в блок

14, где новый номер понятия из цепочки связи, а именно номер консультационного понятия, принудительно записывается через коммутатор 13 в регистр 3 данного пульта 1 и восстанавливает через элемент ИЛИ 5 сигнал."Готовность" на триггере 15. Происходит поиск новой информации и описанные выше операции повторяются.

Предлагаемое устройство позволяет расширить дидактические возможности благодаря введению режима автоматизированной консультации, обеспечивающей повторную и всестороннюю проработку неусвоенного материала, что может совмещаться с изучением разделов курса. При этом, устройство использует в качестве основного источника информации только два буферных блока памяти, по сравнению с несколькими в известных устройствах.

Формула изобретения

1. Устройство для обучения, содержащее последоватепьно включенные коммутатор пультов, пульты обучаемых, блок приоритета, блок анализа запросов и первый блок памяти, второй вход блока цриоритета соединен с вторым выходом блока анализа запросов, а второй выход - с вто« рыми выходами пультов обучаемых, о тл и ч а ю ш е е с я тем, что, с целью расширения дидактическИх. возможностей устройства, в него введены последовательно включенные первый распределитель кодов и второй блок йамяти, выход которого соединен с первым входом коммутатора пультов, второй распределитель кодов, первый вход которого подключен к первому выходу первого блока памяти, а выход -к

9 9858 третьим входам пультов обучаемых, и последовательно включенные генератор так товых импульсов, блок задания времени, блок управления считыванием, третий блок памяти, первый блок элементов И и второй блок элементов И, второй вход которого соединен с вторым выходом третьего блока памяти, а выход - с вторым входом блока управления считыванием, третий вход которого подключен к выходу генера-ip тора тактовых импульсов, а второй выходк второму входу второго распределителякодов, вход первого распределителя кодов соединен с вторыми выходами пультов обучаемых, а второй выход — с вторым .1s входом коммутатора пультов, выход генератора тактовых импульсов соединен с третьим входом блока приоритета и с вторым входом первого блока памяти„третий и четвертый входы которого подключены кщ третьему и четвертому выходам блока управления считыванием соответственно, второй выход - к второму входу первого блока элементбв И, а третий выход - к второму входу блока анализа запросов, 2з второй и третий входы третьего блока памяти соединены соответственно с первым .и третьим выходами блока приоритета.

2. Устройство по п . 1, о т л и ч а ю щ е е с я тем, что в нем блок управ- gp пения считыванием содержит последовательно соединенные дешифратор, первый регистр, первый элемент И, первый Tpar гер и.второй элемент И, второй вход и выход которого являются соояьетственно третьим входом и четвертым выходом б, .блока, второй вход и выход триггера являются соответственно первым входом и третьим выходом блока, выход первого элемента И является первым выходом бил ка и соединен с вторым входом йервого регистра, вход и выход дешифратора являются соответственно вторыми выходом и входом блока.

3е УстрОйство пО и 1 О т л и ч а

1 ,ю щ е е с я тем, что в нем биок анализа запросов содержит первый узел э3щ ментов И, первый вход и выход которого являются соответственно первыми вхоI

14 10 ром и выходом блока, и последовательно ,соединенные второй регистр, первый ком мутатор, второй узел элементов И и первый элемент ИЛИ, выход которого явля ется вторым выходом блока, а второй вход подключен к второму выходу второго ре- гистра, соединенному с вторым входом первого узла элементов И, первый вход второго регистра соединен с вторым вы.;. ходом второго узла элементов И, вторые входы второго регистра и.второго узла элементов Й являются первым входом бло ка, а второй вход перво|;о коммутатора

BTopsIM Входом блока

4. Устройство по п. 1, о т л и ч аI ю щ е е с я тем. что в нем блок прис . ритета содержит последовательно соединенные инвертор, третий элемент И, meT чик, элемент И группы, второй элемент

ИЛИ, третий узел элементов И, второй коммутатор, третий коммутатор и первый узел памяти, первый и второй выходы и второй вход которого являются coomeToT венно нервым и третьим выходами Й вторым входом блока, и последовательно включенные элемент задержки и третий регистр, выход которого соединен с вторым входом третьего коммутатора, а второй вход является вторым входом блока, вход элемента задержки соединен с выхо» дом второго элемента ИЛИ, второй вход третьего узла элементов И соединен с выходом счетчика, вторые входы и выходы эиементов И группы являются соответственно первым входом и вторым выходом блока, второй вход второго коммутатора является первым входом блока, выход третьего узла элементов И подключен к третьему входу третьего коммутаTOPS„

Источники информации, принятые во внимание при экспертизе.

1. Авторское свидетельство СССР

М 656098, кл. 4 09 В 7/07, 1977, 2. Авторское свидетельство СССР

Ж 601739, ки. 5 09 В 7/07,. 1976.

3. Авторское свидетельство СССР

N.o 731453, кл. 5 09 В 7/00, 1980 (прототип).

985814

2б

18 23

Фиг. 2

Заказ 10169/70 Тираж 472 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", г. Ужгород, ул. Проектная, 4

Составитель А. Карлов

Редактор А. Воровцч Техред M.Надь . Корректор E. Рошко