Устройство для разбраковки и контроля микросхем постоянной памяти

 

Изобретение относится к вычислительной технике и может быть исполь% - зовано в программаторах постоянных Запоминающих устройств. Целью изобретения является расширение функциональных возможностей устройства за счет дополнительной селекции микросхем памяти. Устройство содержит адресный счетчик, счетяик циклов, блок формирователей неточности, первый и второй блоки элементов И, первый и второй элементы ИЛИ, блок элементов НЕ, блок управления. Увеличение выхода годных при программировании достигается за счет предварительной подборки дефектных микросхем в соответствии с эталонной информацией с последующей проверкой правильности программирования, 1 ил. i (Л С

СОЮЗ СОВЕТСКИХ соцИАлистичесних

РЕСПУБЛИК

„„SU„„1336121 А1 (511 4 G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA.(21) 3966295/24-24 (22) 17.10.85 (46) 07.09.87, Бюл. 9 33 (72) Е.M.Белов, В.И.Кленов и Е.В.Ухарова (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР

У 826416, кл. G ll С 17/00, 1979.

Авторское свидетельство СССР

9 968852, кл. G 11 С 7/00, 1981., (54) УСТРОЙСТВО ДЛЯ РАЗБРАКОВКИ И

КОНТРОЛЯ MHKPOCXEM ПОСТОЯННОЙ IIAMHTH (57) Изобретение относится к вычисли" тельной технике и может быть исполь" зовано в программаторах постоянных запоминающих устройств. Целью изобретения является расширение функциоI нальных возможностей устройства за счет дополнительной селекции микросхем памяти. Устройство содержит адресный счетчик,-счетчик циклов, блок формирователей неточности, первый и второй блоки элементов И, первый и второй элементы ИЛИ, блок элементов НЕ, блок управления. Увеличение выхода годных при программировании достигается за счет предварительной подборки дефектных микросхем,в соответствии с эталонной информацией с последующей проверкой правильности программирования. 1 ил.

1 1 3361

Изобретение относится к вычислительной технике и может быть использовано в программаторах постоянных запоминающих устройств, 5

Цель изобретения " увеличение выхода годных микросхем постоянной .памяти при программировании.

На чертеже приведена структурная схема предлагаемого устройства. 1О

Устройство содержит адресный счетчик I первый 2 и второй 3. блоки контактов, блок 4 управления, первый блок 5 элементов И, первый элемент

ИЛИ 6, входы 7-9, блок 10 формирова- 15 телей четности, счетчик 11 циклов, блок 12 элементов НЕ, второй блок 13 элементов И, второй элемент ИЛИ 14 и выходы 15 и 16.

Блок 4 управления содержит триггер 20

17, элемент ИЛИ 18, элементы И 19-22, триггер 23, элементы И 24 и 25, элемент ИЛИ 26 и элемент 27 коммутации.

В режиме разбраковки микросхем устройство работает следующим образом.25

В блоке 4 управления элемент 27 коммутации устанавливается в такое положение, что элемент И 24 открыт, по управляющему входу, а элемент И

25 закрыт по управляющему входу. Мик- 30 росхема с эталонной информацией устанавливается во второй блок 3 контактов, а микросхема с дефектными битами — в первый блок 2 контактов. В ис- . ходном положении счетчики 1 и ll находятся в нулевом состоянии, а триггеры 23 и 17 — в единичном. На вход

9 устройства поступают тактовые импульсы. При подаче на вход 8 устрой ,ства сигнала сброса триггеры 23 и 40

17 и счетчики 1 и 11 устанавливаются в нулевое состояние, после чего на.чинается работа адресного счетчика

1 в режиме счета тактовых сигналов.

При этом происходит последовательный 45 перебор адресов микросхем, установленных в первый 2 и второй 3 блоки контактов, и выборка содержашейся по этим адресам информации. Информацмя из микросхемы с дефектными би- 50 тами поступает на первые входы первого блока 5 элементов И всегда в прямом коде, С помощью счетчика 11 циклов и блока 10 формирователей четности происходит инвертирование ин.формации, считываемой из микросхемы с эталонной информацией, которая поступает. на вторые входы блока 5 элементов И, который производит по21 разрядное сравнение поступающей информации. При этом признак сравнения вырабатывается тогда, когда в одном из разрядов информации микросхемы с дефектными битами находится

"1" (исходное состояние "0"), а в этом же разряде информации микросхе-, мы с эталонной информацией находится

"0". Тогда на выходе первого элемента ИЛИ 6 вырабатывается сигнал "1", который устанавливает триггер 23 в единичное состояние, запрещая установку триггера .17 в единичное сос" тояние в конце полного цикла проверки, но при этом происходит дальнейшая работа, а именно в счетчик 11 циклов с выхода элемента И 21 в конце первого полного цикла поступает сигнал, устанавливающий счетчик 11 в состояние 000...01, После этого вновь происходит цикл проверки с той лишь разницей, что по первому (младшему} разряду информация в блоке 5 элементов И сравнивается в прямых кодах.

Если информация, считываемая из микросхемы с дефектными битами, не подходит под информацию, считываемую из микросхемы с эталонной информацией, то в счетчик ll вновь добавляется единица и он переходит в состояние 000...10.

Таким образом, цикл сравнения повторяется до тех пор, пока не будет подобран вариант, удовлетворяющий эталонной .информации, или пока не будут перебраны все варианты.

Если микросхема подходит, то триггер 17 по входу 6 установится в конце полного цикла в единичное состояние и закроет элемент И 19 — подбор закончен.

Рассмотрим работу устройства в режиме контроля микросхем. При этом в блоке 4 управления, элемент 27 коммутации устанавливается в такое положение, что элемент И 24 закрыт по управляющему входу, а элемент И

25 открыт.

Работа устройства в этом случае происходит аналогично за ичключением того, что проверка заканчивается за один полный цикл.

Микросхема с эталонной информацией устанавливается во второй блок

3 контактов, а проверяемая - в пер" вый блок 2 контактов. В исходном положении счетчики 1 и ll находятся в

1336121 нулевом состоянии, а триггеры 23 и

17 - в единичном. На третий вход устройства поступают тактовые импульсы. При подаче на вход 8 устройства сигнала сброса триггеры 23 и 17 устанавливаются в нулевое состояние и начинается работа счетчика 1 в режиме счета тактовых сигналов. При этом происходит последовательный перебор адресов микросхем, установленных в первый 2 и второй 3 блоки контактов и выборка содержащейся по этим адресам информации, Информация из проверяемой микросхемы в прямом коде поступает на первые входы блока 5 элементов И, а в обратном .коде — на первые входы блока.элементов И 13. Информация из эталонной микросхемы в прямом коде поступает на вторые входы блока 13 элементов И, а в обратном коде — на вторые входы блока 5 элементов И.

Блоки 5 и 13 элементов производят поразрядное сравнение поступающей информации. При этом при совпадении считываемой информации на выходах элементов ИЛИ 6 и 14 сигналы отсутствуют и сигналом по входу 7 триггер

17 в конце первого полного цикла устанавливается в единичное состояние, закрывая элемент И 19, что свидетельствует о том, что цикл проверки закончен и информация обеих микросхем соответствует одна другой.

В случае, когда из проверяемой микросхемы считывается "1", а из эталонной "0", то на выходах элементов

ИЛИ 6 и 14 появятся сигналы, которые поступят на вход элемента И 25 блока 4, Снимаемый сигнал с выхода элемента И 25 устанавливает триггер

17 в единичное состояние, не дожи-даясь конца полного цикла проверки, и закрывает элемент И 19, При этом, сигналы на вход адресного счетчика

1 не поступают, а снимаемяй сигнал с выхода элемента ИЛИ 14 свидетельству" ет о том, что информация в обеих микросхемах не совпадает, а сигнал с выхода элемента И 25 — о том, что проверяемая микросхема не может быть запрограммирована в соответствии с эталонной микросхемой.

В случае, когда из проверяемой микросхемы считывается "0", а иэ эталонной - "1", то на выходе элемента

ИЛИ 6 сигнал отсутствует, а на выходе элемента ИЛИ 14 сигнал появляется, что свидетельствует о том, что информация в обеих микросхемах не совпадает. При этом сигнал на выходе элемента И 25 отсутствует и проверка

- продолжается до конца полного цикла. В конце полного цикла сигналом по входу 7 триггер 17 устанавливается в единичное со стояние и закрывает элемент И

19. Отсутствие сигнала в течение полного цикла на выходе элемента И 25 свидетельствует о том, что проверяемая микросхема может быть запрограммирована в соответствии с эталонной микро схемой, 10

Формула изобретения ментов НЕ, второй блок элементов И и второй элемент ИЛИ, причем входы блока элементов НЕ подключены к входам контролируемых данных устройства, 55 а выходы соединены с входами первой группы второго блока элементов И, - входы второй группы которого подключены к входам эталонных данных уст-.

Устройство для разбраковки и контроля микросхем постоянной памяти, содержащее адресный счетчик, жжоды которого подключены к адресным входам блока управления и являются ад- ресными выходами устройства, а вход

25 сброса адресного счетчика является одноименным входом устройства и подключен к входам сброса блока управле-. ния и счетчика циклов, выходы которого соединены с входами второй группы

30 блока формирователей четности, входы первой группы которого являются входами эталонных данных устройства, а выходы подключены к входам второй группы первого блока элементов И, входы перВой группы кОтОрОГО яВляются входами контролируемых данных устройства, а выходы соединены с входами первого элемента ИЛИ, выход которого подключен к входу признака сравнения

40 блока управления, входы тактовых импульсов и окончания контроля которого являются одноименными входами устройства, выходы синхронизации и окон-, чания цикла блока управления соедине45 ны соответственно со счетными входами адресного счетчика и счетчика циклов, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет дополнительной селекции микросхем памяти, в него введены блок элеСоставитель О.Исаев

Редактор А.Козориэ Техред И.Попович Корректор Н.Король"

Заказ 4051/50 Тираж SS9 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретения и открытий

113035, Иосква, Ж-35 Раушская наб,, д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

5 13361 ройства, а выходы соединены с одними входами второго элемента ИЛИ, другие входы которого подключены к выходам первого блока элементов И, а выход

5 является выходом несовпадения инфор21

8 муции устройства и соединен с входом признака несовпадения блока управления, выход признака разбраковки кото" рого является одноименным выходом . устройства.