Устройство для вычисления корня

 

Изобретение относится к вычислительной технике и предназначено для использования в вычислительных устройствах при обработке массивов данных в формате с плавающей запятой. Целью изобретения является расширение класса решаемых задач за счет вычисления корня пятой степени. Устройство содержит регистры 1-5, 12, 13 умножитель 6, сумматор-7, блоки 8-11 памяти, три триггера 14, 15, 16. Устройство имеет вход -17 мантиссы, вход 18 порядка, выход 19 порядка, выход 20 мантиссы, вход 21 знака мантиссы, выход 22 знака мантиссы, вход 23 -синхронизадии. 1 ил. i (Л 25 zr78 СО со О1 СП О5 га

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

yg 4 С 06 F 7/552

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,; 13, К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

23 21

18 (21) 3944357/24-24 (22) 16.08.85 (46) 23.09.87. Бюл. № 35 (72) В.M.Крищишин (53) 681.325(088.8) (56) Авторское свидетельство СССР

¹ 691848, кл. G 06 F 7/38, 1976.

Белков Н.С. и др. Разработка системы БИС для построения узлов ЦВМ.

Вопросы радиоэлектроники. Сер. ЭВТ, 1975, вып. 7, с. 79.

Уокерли Дш. Архитектура и программирование микроЭВМ. — M. Мир, 1984, кн. 1, с. 148.

Авторское свидетельство СССР

¹ 1288695, кл. G 06 F 7/552, 1985.

„„SU„„1339556 А1 (.54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КОРНЯ (57) Изобретение относится к вычислительной технике и предназначено для использования в вычислительных устройствах при обработке массивов данных в формате с плавающей запятой.

Целью изобретения является расширение класса решаемых задач за счет вычисления корня пятой степени, Устройство содержит регистры 1-5, 12, 13 умножитель 6, сумматор.7, блоки 8-11 памяти, три триггера 14, 15, 16. Устройство имеет вход .17 мантиссы, вход

18 порядка, выход 19 порядка, выход

20 мантиссы, вход 21 знака мантиссы, выход 22 знака мантиссы, вход 23 .син. ф хронизации. 1 ил.

1339556

Изобретение относится к вычислительной технике и предназначено для использования в вычислительных устройствах при обработке массивов данных в формате с плавающей запятой.

Цель изобретения — расширение класса решаемых задач за счет вычисления корня пятой степени.

На чертеже представлена функциональная схема устройства.

Устройство содержит пять регистров 1-5, умножитель 6, сумматор 7, четыре блока 8-11 памяти, шестой 12 и седьмой 13 регистры и три триггера 14-16. знак мантиссы не меняется, т.е.

signy< = signx<, где y< — мантисса результата, signy< — знак мантиссы результата.

Вычисление порядка результата производится на основе следующего соотношения: х -р

А +

5 р, если х -р делится на

5 нацело, х -р+1 ь

+ р, если хг-р делится на 5 с остатком 4, хг-р+2

+ р, если хг-р делится на 5 с остатком 3, х,-р+3

+ р, если х -р делится на на 5 с остатком 2, х -р+4

+ р, если х -р делится на 5 с остатком 1, где Z — порядок результата со смещением р.

Значения Z в зависимости от х2 хранятся в блоке 10 памяти.

Устройство имеет вход 17 мантиссы, вход 18 порядка, выход 19 порядка, выход 20 мантиссы, вход 21 знака ман тиссы, выход 22 знака мантиссы, вход

23 синхронизации. Г

Вычисление функции у = -1х производится следующим образом.

Аргумент х представлен в формате с

Хг плавающей запятой х.= signx õ< 2

1 где х — мантисса числа (--- х, «1)

2 х г — порядок числа (х2 — целое число)

signx, — знак мантиссы числа. Обычно порядок числа представлен со смещех <нием f2), т,е. х = signx, х, 2 где р — смещение.

6 г-(При вычислении функции у = х

Вычисление мантиссы результата

5 5 х(Гх, х, 5 х<

Г, Г, Г, х произ2 1 4 8 16

25 если х -p делится нацело, если х -р делится на 5 с остатком 4, Ха-Р+<

5Г

30 У= Чх=

° °

Х

x +Р

16

У если х -p де2

JIHTCH HR 5 остатком 1.

35 В блоке 9 памяти хранятся следующие значения:

9, если х -р делится на 5 нацело, 1, если хг-р делится на 5 с остатком 4, 40

4, ° ° если хг-р делится на 5 с остатком 1.

Блоки памяти 8 и 11 разбиты на страницы размером 2 слов. На разк

45 ных страницах хранятся коэффициенты приближения для разных функций

-р х,, n = 0,4. Выбор соответствующей страницы происходит по зна50 чению на выходе блока 9 памяти.

Устройство работает следующим образом.

В первом такте работы устройства в триггер 14 заносится значение знаKG MBHTHccbl аргумента signx< B pe гистр 3 — значение порядка аргумента (х +р), в регистр 1 — значение мантиссы аргумента х,. На выходе блока .10 памяти формируется значение поряд -> водится на основе метода сегментной

<< 5 xt аппроксимации функции Чх,, выражением Z --- А + Вх, с минимизацией абсолютной погрешности (3) .

Диапазон изменения аргумента (0,5 « х < I) разбивается на интервалы, количество которых определяется требуемой точностью, причем границы

15 интервалов выражаются старшими разрядами мантиссы аргумента.

На разных интервалах константы

А и В имеют различные значения. В блоке 8 памяти хранятся значения В, а в блоке 11 памяти значения А + В<х", У где х, — значение начальной точки

i-po интервала аппроксимации.

Общий алгоритм вычисления функции

5Г у = <х имеет вид

1339556

ВНИИПИ Заказ 4223/39 Тираж 672

Подписное ка результата 7, а на выходе блока 9 памяти — номер соответствующей страницы. Адрес константы В в блоке 8 памяти формируется путем объединения значений с выхода блока 9 памяти (номер страницы) и к старших разрядов мантиссы аргумента х, (адрес внутри страницы). На выходе умножителя 6 формируется значение В (х-х1), т.е. 10

1 константа В умножается на значение (и-k) младших разрядов регистра 1.

Во втором такте работы устройства в триггер 15 заносится значение знака мантиссы результата slgnZ< = 15

signx,, в регистр 4 значение порядка результата Е, в регистр 12 — значение В(х-х ), в регистр 2 значение адреса параметров приближения. В этом же такте в триггер 14, регистры

3 и 1 заносятся значения знака мантиссы нового аргумента, порядка нового аргумента, и мантиссы нового аргумента соответственно, По адресу, хранящемуся в регистре 2, из блока 11 25 памяти выбирается константа А+Вх . На

1 выходе сумматора 7 формируется значение А+Вх +В(х-х ) = А+Вх т.е. зна1 1 1э чение мантиссы результата.

В третьем такте работы устройства в триггер 16 заносится значение знака мантиссы аргумента signZ,, в регистр

5 — значение порядка аргумента Z, в регистр 13 — значение мантиссы аргумента 21. В этом же такте в триггер

14, регистры 3 и 1 заносится знак

35 манть рсы третьего аргумента, порядок третьего аргумента и мантисса третьего аргумента соответственно. В триггер 15, регистры 4, 12 и 2 заносятся результаты промежуточных вычислений над вторым аргументом.

Формула изобретения

Устройство для вычисления корня, содержащее семь регистров, четыре блока памяти, три триггера, умножитель и сумматор, причем информационный вход первого регистра является

50 входом мантиссы устройства, входы адреса второго и третьего блоков памяти подключены к выходу третьего регистра, информационный вход которого

Произв.-полигон. пр-тие, г. является входбм порядка устройства, выход третьего блока памяти подключен к информационному входу четвертого регистра, выход которого подключен к информационному входу пятого регистра, выход которого является выходом порядка устройства, выход первого блока памяти соединен с входом первого сомножителя-умножителя, выход которого подключен к информационному входу шестого регистра, выход которого соединен с входом первого слагаемого сумматора, вход второго <лагаемого которого подключен к выходу четвертого блока памяти, вход адреса которого соединен с выходом второго регистра, выход сумматора подключен к информационному входу седьмого регистра, выход которого соединен с выходом мантиссы устройства, информационный вход первого триггера соединен с входом знака мантиссы.устройства, выход первого триггера соединен с информационным входом второго триггера, выход которого соединен с информационным входом третьего триггера, выход которого соединен с выходом знака мантиссы устройства, входы синхронизации всех триггеров и регистров соединены с входом синхронизации устройства, о т л и ч а ю— щ е е с я тем, что, с целью расширения класса решаемых задач за счет вычисления корня пятой степени, выход (n-k) младших разрядов (где п разрядность мантиссы операнда, = )log р(, р — число интервалов аппроксимации, 1 1.og р 5 — наименьшее целое, не меньше чем log p) первого регистра соединены с соответствующими разрядами входа второго сомножителяумножителя, выходы k старших разрядов первого регистра соединены с соответствующими информационными входами младших разрядов второго регистра и с соответствующими входами младших разрядов адреса первого блока памяти, входы старших разрядов адреса которого соединены с выходами соответствующих разрядов второго блока памяти и с соответствующими информационными входами старших разрядов второго регистра.

Ужгород, ул. Проектная, 4