Устройство для вычисления квадратного корня

 

Изобретение относится к вычислительной технике и предназначено для вычисления квадратного корня при непрерывном изменении подкоренного выражения . Цель изобретения - расширение области применения за счет извлечения квадратного корня из комплексных чисел при непрерывном изменении подкоренного выражения. Поставленнаяцель достигается путем введения в устройство, содержащее два квадратора , многоразрядный сумматор и блок извлечения квадратного корня из действительных чисел, двух многоразрядных сумматоров, преобразователя прямого кода в дополнительный и еще двух блоков извлечения квадратного корня из действительных чисел. В качестве блока извлечения квадратного корня из действительного числа предлагается новая структура, состоящая из реверсивного счетчика, двух преобразователей прямого кода в дополнительный , двух групп элементов И и группы элементов ИЛИ, -накапливающего сумматора , в обратную связь которого включен регистр числа, многоразрядного сумматора, схемы сравнения, коммутатора и генератора импульсов с соответствующими связями, следящий режим работы в которой -обеспечивается применением схемы сравнения, управляющей реверсивным счетчиком. 1 з.п. ф-лы, 2 ил. 4 табл. с to Ol --vl 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (1Q) Ш> (51)4 G 06 F 7 552

:.г

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4029026/24-24 (22) 26.02.86 (46) 15.12.87., Бюл, ¹ 46 (71) Институт проблем моделирования в энергетике AH УССР (72) Г.Е. Пухов, В.Ф. Евдокимов, Ю.А. Плющ и 3.А. Джирквелишвили (53) 681.325 (088.8) (56) Авторское свидетельство СССР

¹- 1254476, кл. С 06 F 7/552, 1984.

Наронов А.В. и Лебедев Г.Н. Элементы автоматизированных информационно-измерительных систем. Конспект лекций. М.: МАИ, 1976, с. 68, рис. 6.2. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КВАДРАТНОГО КОРНЯ (57) Изобретение относится к вычислительной технике и предназначено для

- вычисления квадратного корня при непрерывном изменении подкоренного выражения. Цель изобретения — расширение области применения эа счет извле чения квадратного корня из комплексных чисел при непрерывном изменении подкоренного выражения. Поставленная. цель достигается путем введения в устройство, содержащее два квадратора, многоразрядный сумматор и блок извлечения квадратного корня из действительных чисел, двух многоразрядных сумматоров, преобразователя прямого кода в дополнительный и еще двух блоков извлечения квадратного корня из действительных чисел. В качестве блока извлечения квадратного корня из действительного числа предлагается новая структура, состоящая нз реверсивного счетчика, двух преобразователей прямого кода в дополнительный, двух групп элементов И и группы элементов ИЛИ, -накапливающего сумматора, в обратную связь которого включен регистр числа, многоразрядного сумматора, схемы сравнения, коммутатора и генератора импульсов с соответствующими связями, следящий режим работы в которой обеспечивается применением схемы сравнения, управляющей реверсивным счетчиком. 1 з.п. ф-лы, 2 ил. 4 табл, 1 13597

Изобретение относится к цифровой вычислительной технике, в частности. к устройствам специализированного назначения для решения уравнений, 5 и может быть использовано в различных областях народного хозяйства в системах автоматизированного управления.

Цель изобретения — расширение области применения за счет извлечения корня квадратного из комплексных чисел при непрерывном изменении подкоренного выражения.

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 — вариант реализации извлечения корня квадратного иэ действительных чисел.

Устройство содержит (фиг. 1) информационные входы 1. 1 и 1.2 для задания действительной и мнимой частей числа соответственно, квадраторы 2.1 входе и 2.2, сумматоры 3.1-3.3, блоки 4.14.3 извлечения корня квадратного из 25 действительных чисел, преобразова- I.b! 0,,b >Е из действительной и мнимой частей числа и знака мнимой части числа в прямом коде соответственно).

Блок извлечения корня квадратного из действительных чисел содержит (фиг. 2) первый 7, второй 8 и третий

9 входы (соответственно информационный вход, вход задания допустимой погрешности вычисления корня и вход логической единицы), генератор 10 импульсов, коммутатор 11, реверсивный счетчик 12, преобразователи- 13.1-13.2 40 прямого кода в дополнительный, группы 14. 1-14.2 элементов И, группа 15 элементов ИЛИ, сумматоры 16.1-16.2, регистр 17, схему 18 сравнения и выход 19 блока, Все блоки могут быть выполнены по любой из известных схем.

78 2 единичной шиной. Выход многоразрядно-. го сумматора является выходом блока преобразования прямого кода в до"полнительный. Блоки извлечения корня квадратно-. го из действительных чисел могут быть реализованы по схеме, показанной на фиг. 2, где на выходе группы элементов ИЛИ 15 образуется код (2а+1) при значении логической единицы на первом выходе схемы 18 сравнения или (-2а+1) при значении логической единицы на втором выходе схемы 18 сравнения (а — значение кода на выходе реверсивного счетчика 12).

Схема 18 сравнения предназначена для выработки потенциалов в соответствии с табл. 1.

Таблица 1

I выход II выход

Значение величин на

0 0

0 1

1 . 0

Таблица 2

I вход II вхо

III 1 вы- II вывход ход ход

О О О О

55 г л г 0 1 0

Многоразрядные сумматоры 3.1 3.3 могут быть выполнены с использованием серийно выпускаемых микросхем К155ИМЗ

Преобразователь прямого кода в

50 дополнительный может быть реализован с использованием многоразрядного сумматора, один вход которого соединен с нулевой шиной, второй вход через инверторы К155ЛН1 — с входом блока преобразования прямого кода в дополнительный, а вход переноса в младший разряд многоразрядного сумматора — с

П р и м е ч а н и е. b значение величины снимаемой с выхода второго многоразрядного сумматора; 4 . — задан ная погрешность вычисления корня квадратного, подаваемая с выхода 8 блока.

Указанная схема сравнения может быть реализована с использованием блока выделения модуля числа.

Коммутатор 11 предназначен для коммутирования синхроимпульсов с выхода генератора. 10 импульсов на входы реверсивного счетчика 12 в соответствии с табл. 2.

1- 1ГО 1 О р n JL О

Таблица Э

Вход 8 выход II в лока 18 ход блок

Р такта Выло

1ь.2 ход ло

ыхо лок .2

1 2 Э

О О О О О О О О О 0 О. О 0 О о

1 -48 1 О -2 о 1 -48 48 8

0 Э Э 4 4 2 -48 48 8

2 -41 1

3 13

Блок извлечения корня квадратного из действительных чисел предназначен для извлечения корня квадратного из действительных чисел, представленных в форме с фиксированной запятой. 3апятая может быть фиксирована как перед старшим значащим разрядом, так и после младшего. При этом результат формируется на выходе реверсивного ,счетчика 12, первый вход которого является суммирующим входом, а второй вход — вычитающим. Если запятая фиксирована перед старшим разрядом, то для получения искомого числа х, равного корню квадратному и находящегося в диапазоне чисел 0 (х 1, значение подкоренного выражения у также будет находиться в указанном диапазоне0 (у (1, а значение погрешности Е может быть задано числом, определяющим, например, точность, равную половине младшего разряда представления подкоренного выражения у, т.е. С = 2 " О

I где и — разрядность представления информации х и у.

При представлении х и у целыми числами, т.е. запятая фиксирована после младшего разряда, для диапазона изменения 2" -1о х 0 при условии равенства числа разрядов для представления чисел х и у диапазон представления будет определяться соотношениП 2л ем 2 у 2 -1, а значение погрешности C может быть задано равным, например, половине IIHcKDBTHocTH представ1 ь л-1 ления чисел у т.е. = — 2 = 2

2 ,Рассмотрим пример извлечения корня квадратного из действительного числа у = 4,8, заданного четырьмя старшими двоичными разрядами (и = 4), при представлении искомого переменного х целыми числами,(запятая фиксирована после младшего разряда) и заданной погрешностью F = 2 = 2 = 8.

В исходном состоянии реверсивный счетчик 12 и регистр 17 числа обнуле59778

4 ны (цепи установки в ноль не показаны). На вход 9 устройства подано значение единицы. Таким образом, выходы всех блоков также обнулены.

При подаче на вход 7 устройства подкоренного выражения у = 48, а на вход 8 устройства e, = 8 на выходе второго блока преобразования прямого кода в дополнительный образуется значение, равное -48, и на выходе второго многоразрядного сумматора также образуется значение, равное -48. В соответствии с табл. 1 значение логической единицы появится на первом выходе схемы 18 сравнения, что скоммутирует в соответствии с табл. 2 генератор импульсов на суммирующий вход реверсивного счетчика 12 и значение единицы с входа 9 через группу элементов И и группу элементов ИЛИ на второй вход первого многоразрядного сумматора 16.1, которая по переднему фронту синхроимпульса с генерато25 ра 10 импульсов запишется в регистр числа 17. По заднему фронту синхроимпульса с выхода генератора 10 импульсов реверсивный счетчик 12 установится в единицу и на выходе первого пре30 обраэователя 13.1 прямого кода в дополнительный образуется с учетом сдвига влево на один разряд значение, равное -2. На этом первый такт работы блока извлечения корня квадратного

„ из действительного числа закончен.

Остальные такты работы сведены в табл. 3. На седьмом такте работы блока на выходе реверсивного счетчика

12 установится искомое значени х=7, 40 равное с некоторой точностью величины Е = 8. Если после этого значение у примет отрицательное приращение и станет равным, например, у = 32, то на выходе блока 19 установится но45 вое значение х = 6, что и отражено в тактах работы блоков 9 и 10 (табл. 3).

1359778 6

Г 1. l I- .- I Х I

Продолжение табл.3

l 1!

2 13 !4

О -б

-39

0 -В

7 16 16

-32

9 9

25 25

-24 36

1З.49 49

49 49

36 36

36 36 о

О о

-1З

1О 4

О -12 о

О -1О

0 «12 о

0 -14

1 «12

3 -48

4 -48

5 «48 б -48

7 -48

7 -48

6 -Эг

6 32

48 8

4В В

48 8

48 В

48 В

48 8

32 В

32 В

0 0

С учетом рассмотрения примеров работы предлагаемого блока извлечения корня квадратного из действительных чисел рассмотрим конкретный пример извлечения корня квадратного из комплексного числа z = z + jz = 5 j4.

Действительная часть z, комплексного числа z поступает на вход 1.1, а мнимая часть z< — на вход 1.2. При этом на выходе первого квадратора 2.1 образуется значение z, 5 = 25, а на выходе второго квадратора 2.2— значение z2 = (-4) 2 = 16. На выходе многоразрядного сумматора 3.1 отработается значение кода z + z

1 2

25 + 16 = 41. На выходе первого . блока 4.1 извлечения корня квадратного из действительного числа по истечении времени переходных процессов образуется значение, равное

В этом случае на выходе многоразрядного сумматора 3.2 образуется сумма z + Й1, а на выходе многоразрядного сумматора 3.3 с учетом инвертиро. вания значения с входа 1.1 преобразователем 5 прямого кода в дополнительный — значение 441 — z . Эта разность

1 всегда положительная, так как (41

= э гг + г, есегде бельске z . B этом

1 .:2 11 случае на выходе 6.1 устройства по истечении времени переходного процесса в блоке 4,2 извлечения корня квадратного с учетом сдвига вправо на один разряд полученной суммы на многоразрядном сумматоре 3.2 образуется модуль действительной части искомого результата, равный

z + гг + zz f5э +11

2 а на выходе 6.2 устройства по истече нии времени переходного процесса в блоке 4.3 извлечения корня квадратн ого с учетом сдвига вправо на один разряд полученной суммы на многораз, рядном сумматоре 3.3 образуется модуль мнимой части, искомого результа. та, численно равный

Jz + zB J41 - 5

2 2

Знаки действительной и мнимой частей искомого результата, полученных на выходах 6.1 и 6 ° 2 устройства, могут определяться в соответствии с табл. 4, где 0 означает знак положительного числа; 1 — знак отрицательного числа. Исходя из табл; 4 можно сформулировать следующие два наиболее простых правила определения знаков чисел, образованных на выходах

6.1 и 6.2 устройства:

35 если принять знак действительной части искомого результата отрицатель ным, то знак мнимой части искомого результата равен инверсному значению знака действительной части подкорен40 ного выражения; если принять знак действительной части искомого результата положитель-1 ным, то знак мнимой части искомого резу-, льтата будет совпадать со знаком мни- .

45 мой части подкоренного выражения.

В этом случае знак мнимой части резу льтата снимается со знакового разряда мнимой части подкоренного выражения.

50 Таблица 4

7 135

Про олжение табл.4, Ъ 4

0 1

0

0

Таким образом, воспользовавшись вторым правилом .и присвоив знаку мнимой части искомого .результата на выходе 6.2 знак мнимой части, подаваемой на вход 1.2, получим искомый результат, каждая компонента которого представлена в прямом виде:

J 2

Возводя полученный результат в квадрат г можно убедиться, что в этом случае получаем подкоренное выражение.

Формула изобретения

l 1. Устройство для вычисления квадратного корня, содержащее первый и второй квадраторы, выходы которых соединены с входами первого сумматора, выход которого со сдвигом на один разряд вправо подключен к первому входу первого блока извлечения корня квадратного из действительных чисел, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет извлечения корня квадратного из комплексных чисел при непрерывном изменении подкоренного выражения, в него введены второй и третий сумматоры, второй и третий блоки извлечения корня, квадратного из действительных чисел и преобразователь прямого кода в дополнительный, причем информационный вход первого квадратора подключен к одноименному входу . устройства, входу преобразователя

9778

1 и вторую группы элементов И, группу

45

50 ход которого является выходом блока

55 и подключен к входу первого преобрапрямого кода в дополнительный и второй вход схемы сравнения являются

ЭО прямого кода в дополнительный и первому входу второго сумматора, информационный вход второго квадратора соединен с одноименным входом устройства и выходом знака мнимой части результата, выход первого блока извлечения корня квадратного из действительных чисел соединен с вторым входом второго сумматора и первым входом третьего сумматора, второй вход которого подключен к выходу преобразователя прямого кода в дополнительный, выходы второго и третьего сумматоров подключены со сдвигом на один разряд вправо к первым входам соответственно второго и третьего блоков извлечения корня квадратного из действительных чисел, выходы которых подключены к выходам корней квадратных из действительной и мнимой частей числа соответственно, второй и третий входы всех блоков извлечения корня квадратного из действительных чисел подключены к входу задания допустимой погрешности вычисления корня и входу логической единицы соответственно.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что в нем каждый блок извлечения корня квадратного иэ действительных чисел содержит генератор импульсов, первый и второй сумматоры, первый и второй преобразователи прямого кода в дополнительный, схему сравнения, регистр, реверсивный счетчик, коммутатор, первую элементов ИЛИ, причем выход генератора импульсов соединен с информационным входом коммутатора и первым входом регистра, второи вход которого подключен к выходу первого сумматора, первыи вход которого соединен с выходом регистра и первым входом второго сумматора, второй вход и выход которого подключены к выходу второго преобразователя прямого кода в дополнительный и первому входу схемы сравнения соответственно, первый и второй выходы коммутатора соединены соответственно с входом сложения и вычитания реверсивного счетчика, вызователя прямого кода в дополнительный, .вход второго преобразователя

9 1359778 !О соответственно первым и вторым входа- элементов ИЛИ группы соответственно, ми блока, третий вход которого под- выходы которых подключены к второму ключен к первым входам элементов И входу первого сумматора, первый выпервой и второй групп, вторые входы

5 ход схемы сравнения соединен с третькоторых соединены с выходом первого ими входами элементов И второй группреобразователя прямого кода в до- пы и первым управляющим входом коммуполнительный и выходом реверсивного татора, второй управляющий вход котосчетчика соответственно, выходы эле- рого подключен к второму выходу схемы ментов И первой и второй групп сое- 1ð сравнения и третьим входам элементов динены с первыми и вторыми входами И первой группы.

Составитель Ю. Плющ

Редактор А. Лежнина ТехредМ.Ходанич Корректор А. Обручар

Заказ 6154/50 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4

Устройство для вычисления квадратного корня Устройство для вычисления квадратного корня Устройство для вычисления квадратного корня Устройство для вычисления квадратного корня Устройство для вычисления квадратного корня Устройство для вычисления квадратного корня 

 

Похожие патенты:

Изобретение относится к области вычислительной техники, предназначено для использования в универсальных и специализированных ЦВМ, Цель изобретения - расширение класса решаемых задач за счет возможности обработки различных форматов чисел в форме с плавающей запятой

Квадратор // 1357952
Изобретение относится к области вычислительной техники и может быть использовано в специализированных вычислителях и различных цифровых функциональных устройствах, например умножителях

Изобретение относится к вычислительной технике и может быть использовано для аппаратной реализации операций вычисления степенной функции с показателями 2 и 1/2 в универсальных и специализированных вычислителях

Изобретение относится к вычислительной технике и предназначено для использования в вычислительных устройствах при обработке массивов данных в формате с плавающей запятой

Изобретение относится к вычислительной технике и может быть использовано в различных функциональных преобразователях, а также в устройствах обработки дискретной инфорт мации

Изобретение относится к вычислительной технике и является усрверг шенствованием изобретения по а.с

Квадратор // 1325469
Изобретение относится к цифровой вычислительной технике и может быть использовано при построении специализированных вычислителей, функциональных преобразователей , устройств для обработки сигналов и информационно-измерительных систем

Изобретение относится к области автоматики и цифровой вычислительной техники и может быть использовано в цифровых анализаторах спектра частотно-модулированных сигналов для определения модуля комплексных спектральных составляющих, а также различных цифровых функциональных преобразователях

Квадратор // 1322273
Изобретение относится к вычислительной технике и предназначено как для возведения в квадрат, так и пля формирования суммы квадратов трех величин , представленных в цифровой или аналоговой форме

Квадратор // 1319026
Изобретение относится к устройствам вычислительной и цифровой измерительной техники и может быть использовано как средство предварительной обработки информации в информаX г{ ст..,0 ционно-измерительных системах с частотными датчиками

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах обработки информации

Изобретение относится к вычислительной технике и может быть использовано в цифровых функциональных преобразователях и в цифровых вычислительных машинах Цепью изобретения является повышение быстродействия

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих специализированных вычислителях

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и структурах

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах для получения с высокой достоверностью при наличии импульсных помех во входных цепях и высоким быстродействием одновременно всех степеней числа с первой по N-ю

Изобретение относится к вычислительной технике

Изобретение относится к автоматике , измерительной и вычислительной технике и может быть использовано в качестве специализированного вычислительного устройства для вычисления функций двух аргументов, представленных временными интервалами

Изобретение относится к цифровой вычислительной технике и может быть применено в цифровых вычислительных машинах и при построении специализированных вычислительных устройств

Изобретение относится к области вычислительной техники и обеспечивает измерение периода следования выходных импульсов с последующим считыванием измеряемого числа входной частотой
Наверх