Устройство для решения дифференциальных уравнений

 

Изобретение относится к аналоговой вычислительной технике и предназначено для решения дифференциальных ,8код Нач. сл . уравнений с использованием резистивных сеток. Целью изобретения является повышение точности работы аналогового решающего узла во всем диапазоне изменения величин напряжения сигнала, питания и температуры, а также унификация и упрощение режимов функционирования узла. Устройство содержит операционные усилители 1-3, интегратор 4,конденсаторы памяти 5, 6, масштабные резисторы 7-9,корректирующие потенциометры 10, 11, управляемый резистор 12, ключи 13-23. В устройстве коррекция и запись сигнала на конденсаторы памяти совмещены по времени. Это позволяет упростить импульсную последовательность управления узлом при решении дифференциальных уравнений с помощью резистивной сетки. 2 ил. с & (Л Вы}(0й СО со со О1 со /ion. 8ы}(сд -о Фиг.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1339594 А1 (51) 4 С 06 С 7/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К Д BTOPCHOMV СВИДЕТЕЛЬСТВУ л®

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 2987187/18 — 24 (22) 01.10.80 (46) 23.09.87. Бюл. № 35 (71) Казахский государственный университет им. С.M. Кирова (72) Ю.И. Дзибалов, А.И. Копотилов, А.Т. Лукьянов и В.И. Щербак (53) 681.333(088.8) (56) 1. Аналоговое моделирование задач теплопроводимости с помощью электрической резистивной сети и аналоговой памяти. — Иет. Jac. Eng.

Kyoto Univ. 19?7, 39, № 1, с. 1 — 15.

2. Авторское свидетельство СССР

¹ 849244, кл. G 06 G 7/46, 1979. (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ (57) Изобретение относится к аналоговой вычислительной технике и предназначено для решения дифференциальных уравнений с использованием резистивных сеток. Целью изобретения является повышение точности работы аналогового решающего узла во всем диапазоне изменения величин напряжения сигнала, питания и температуры, а также унификация и упрощение режимов функционирования узла. Устройство содержит операционные усилители 1-3, интегратор 4,конденсаторы памяти 5, 6, масштабные резисторы 7-9, корректирующие потенциометры 10, 1, управляемый резистор 12, ключи 13-23. В устройстве коррекция и запись сигнала на конденсаторы памяти совмещены по времени.

Это позволяет упростить импульсную последовательность управления узлом при решении дифференциальных уравнений с помощью резистивной сетки.

2 ил.

1339594

Изобретение относится к аналоговой вычислительной технике и предназначено для решения дифференциальных уравнений с использованием резис5 тивных сеток.

Известно устройство для решения дифференциальных уравнений, содержащее усилитель, два конденсатора, резистор и три ключа (1).

Однако использование устройства при решении дифференциальных уравнений дает значительные погрешности, так как в этом устройстве отсутствует динамическая коррекция смещения и температурного дрейфа. Кроме того, в устройстве отсутствует входной операционный усилитель, что также приводит к росту погрешности.

Наиболее близким по технической сущности к изобретению является аналоговый решающий узел для решения дифференциальных уравнений, содержащий один входной и два выходных операционных усилителя с подключенными 25 к неинвертирующим входам последних конденсаторами памяти, интегратор и управляемый выходным напряжением интегратора управляемый резистор, включенный в цепь коррекции смещения 30 уровня входного операционного усилителя, два резистора обратной связи, которые поочередно образуют делитель напряжения с общим резистором и переводят выходные операционные усилители в режим с коэффициентом усиления )1; ключевые элементы, коммутацией которых осуществляется динамическая коррекции уровня, выборка аналоговой информации или ее трансляция (2). 40

В известном устройстве применена так называемая коррекция в паре, когда с помощью ключевых элементов, одного интегратора-инвертора и управляемого напряжением резистора входной ОУ поочередно работает в паре с одним из двух выходных ОУ. Функционирование описанного решающего узла происходит следующим образом. После проведения динамической коррекции нулевого уровня осуществляется запись значения на конденсатор памяти, а затем входной ОУ включается в пару с другим выходным ОУ и т.д. Благодаря этому схема узла становится достаточно унифицированной. Автоматическая отстройка смещения уровня нуля способствует уменьшению погрешности работы узла. Однако это известное устройство имеет ряд недостатков.

Примененный динамический метод коррекции узла относительно постоянного уровня, а именно нулевого потенциала земли, не учитывает зависимость уровня смещения ОУ от значения напряжения сигнала U, который в диапазоне

U 0 вызывает иной, нежели откорректированный, уровень смещения. В результате происходит накопление погрешности при работе узла в резистивной сетке. Кроме того, в известном устройстве коррекция смещения нулевого уровня требует специального временного интервала, только по происшествии которого осуществляется выборка аналогового сигнала. Последнее обстоятельство замедляет процесс вычисления, проводимого узлом, а необходимость сохранять значение напряжения коррекции в интеграторе-инверторе после ее провецения усложняет вид импульсной последовательности управления узлом.

Цель изобретения — повышение точности работы аналогового решающего узла во всем диапазоне изменения величин напряжения сигнала, питания и температуры, а также унификация и упрощение режимов функционирования узла.

Поставленная цель достигается тем, что в устройство, содержащее первый операционный усилитель, выход которого объединен с его инвертирующим входом и через замыкающие контакты первого и второго ключей соединен соответственно с неинвертирующими входами второго и третьего операционных усилителей, неинвертирующие входы второго и третьего операционных усилителей через замыкающие контакты третьего и четвертого ключей подключены соответственно к первым обкладкам первого и второго запоминающих конденсаторов„ вторые обкладки которых соединены с шиной нулевого потенциала, инвертирующие входы второго и третьего операционных усилителей соединены соответственно с первыми выводами первого и второго масштабных резисторов и соедииенЫ соответственно с переключающими контактами пятого и шестого ключей, замыкающие контакты которых объединены и подключены к первому выводу третьего масштабного резистора, выход второго операционного усилителя соединен с вторым выводом первого масштабного резис1339594

15

35 номинал резистора обратной связи

+1)1, номинал общего резистора 9

55 тора, с замыкающим контактом седьмого ключа и с размыкающим контактом восьмого ключа, переключающий контакт которого соединен с первым выходом устройства и с.переключающим контактом девятого ключа, замыкающий контакт которого соединен с информационным входом устройства и с размыкающим контактом десятого ключа, замыкающий контакт которого соединен с входом задания начальных условий, выход третьего операционного усилителя соединен с замыкающим контактом восьмого ключа, с вторым выводом второго масштабного резистора, с вторым выходом устройства и с замыкающим контактом одиннадцатого ключа, переключающие контакты седьмого и одиннадцатого ключей объединены и подключены к инвертирующему входу интегратора, неинвертирующий вход которого соединен с шиной нулевого потенциала, выход интегратора подключен к входу управляемого резистора первый и второй выводы которого соединены соответственно с первым и вторым входами коррекции первого операционного усилителя, введены первый и второй корректирующие потенциометры, причем первый, второй и тре-. тий входы коррекции второго операционного усилителя соединены соответственно с первым, вторым выводами и подвижным контактом первого кор1 ректирующего потенциометра, а перI а его неинвертирующий вход с конденсатором памяти соединяется с выходом входного ОУ. Напряжения в схеме узла распределяется следующим образом. На конденсатор памяти подается сигнал с входа узла, искаженный на величину смещения уровня входного ОУ, и заряжает его. Неинвертирующий вход выходного ОУ оказывается под напряжением конденсатора памяти. Полученный дифференциальный сигнал — разницу между истинным значением сигнала на инвертирующем входе и напряжением на неинвертирующем входе (с учетом приведенного к входу соответственного смещения уровня) — выходной ОУ усиливает в k раз на своем выходе.

Через обратную связь по цепи: интегвый, второй и третий входы коррекции третьего операционного усилителя соединены соответственно с первым, вторым выводами и подвижным контактом второго корректирующего потенциометра, переключающий контакт десятого ключа соединен с вторым выводом третьего масштабного резистора и с неинвертирующим входом первого операционного усилителя.

На фиг. 1 приведена принципиальная схема аналогового решающего узла; на фиг. 2 — эпюры импульсных напряжейий управления процессом решения.

Устройство содержит операционные усилители 1-3, интегратор 4, конденсаторы 5 и 6 памяти, масштабные резисторы 7-9, корректирующие потенциометры 10 и 11, управляемый резистор

12 и ключи 13-23. На неинвертирующий вход входного ОУ непосредственно поступает напряжение сигнала с переключающего контакта ключа 13, размыкающий контакт которого соединен с входной клеммой узла, а замыкающий — с клеммой задания начальных условий.

Напряжение сигнала также поступает через общий резистор на инвертирующий вход одного из выходных ОУ, на-, ходящегося в рассматриваемый момент в паре с входным. При этом выходной

ОУ переводится в режим с коэффициентом усиления ратор, резистор, управляемый напряжением, цепь коррекции смещения уровня входного ОУ осуществляется корректирующее изменение напряжения на конденсаторе памяти таким образом, чтобы свести к минимуму дифференциальный сигнал выходного ОУ, т.е. уменьшить погрешность. При этом компенсируются все реально существующие на данный момент времени смещения уровней в узле, вызываемые внутренней асимметрией ОУ, а также присутствующими конкретными величинами сигнала, температуры и напряжения питания.

Интегратор, который выполняется на операционном усилителе, имеет свой уровень смещения. Поэтому во время коррекции интегратор создает на выхо1339594 де узла (т.е. на своем входе) напряжение, равное этому смещению. Однако это приходится делать через цепь, включающую в себя выходной ОУ, пере-. веденныи на, время коррекции в режим

5 с коэффициентом усиления k) 1. В результате когда заканчивается режим коррекции и заряда конденсатора памяти до требуемой величины, выходной

ОУ возвращается в режим с коэффициентом k=-1, на выход узла транслируется напряжение сигнала, отличающееся

1 от реального только на — часть велиk

15 чины смещения уровня интегратора, приведенного к входу. Например, если взять величину смещения уровня интегратора равной 1 10 В, а коэффициент усиления выходного OY k 1000> то искажающая величина напряжения будет иметь порядок 1 10- В.

В предлагаемом узле коррекция и запись сигнала на конденсаторы памяти совмещены по времени. Это позволяет упростить импульсную последовательность управления узлом при решении дифференциальных уравнений с помощью резистивной сетки.

В цепи коррекции выходных ОУ подключаются переменные резисторы по стандартным схемам для коррекции нулевого уровня операционных усилителей. Но в предлагаемом узле резисто0 рами задается определенной величины

35 искусственный перекос нулевого уровня и выбирается диапазон, при котором происходит автоматическая коррекция узла. При этом перекос нулевого уровня выбирается с запасом из расчета, чтобы естественные процессы, изменяющие его величину (переменная величина сигнала, температурный дрейф и др.), не смогли бы вывести узел из выбранного диапазона.

Устройство работает следующим образом.

Высокие уровни импульсных напряжений на фиг. 2 соответствуют воздействию физического фактора, пере50 водящего контакты ключей в положение, противоположное изображенному на фиг. 1. По шкале времени символами от t до t< обозначены характерные моменты управления решающим

55 узлом.

В момент времени t, напряжение с клеммы "Начальные условия" поступает через замыкающий и переключающий контакты ключа 13 на неинвертирующий вход ОУ и через резистор 9 и замыкающие контакты ключа 18 — на инвертирующий вхоц ОУ, который имеет в это время коэффициент усиления, определяемый соотношением номинал резистора 7

+ номанал резистора 9

На неинвертирующий вход ОУ напряжение поступает с выхода ОУ 1 через ключ 14, и конденсатор 5 памяти заряжается до величины этого напряжения через ключ I6. Ключи 16 и 17 при работе узла постоянно замкнуты, а размыкаются для лучшего сохранения величины заряда на конденсаторах 5 и 6 лишь на время перерывов в счете, например, для вывода значений на цифропечать и др.

Усиленный в 1 раз дифференциальный сигнал с входов ОУ 2 поступает на вход интегратора 4 через ключ 20.

Сигнал напряжения с выхода интегратора 4 поступает на управляемый резистор 12.

За период времени от t до происходит зарядка конденсатора 5 с одновременной автоматической коррекцией величины заряда с учетом смещений ОУ 1, ОУ 2, интегратора 4, величины напряжения сигнала, принятого за начальное и др.

В момент времени t„ происходит размыкание ключа 14 и напряжение на выходе ОУ 2 определяется значением скорректированного заряда на конденсаторе 5 памяти. В момент времени это напряжение оказывается поданным на клемму Выход" через размыкающий и переключающий контакты ключа 22.

Клемма "Выход" включена в резистивную сетку. С учетом номиналов резисторов сетки и величин напряжений, поданных в нее другими решающими узлами, на клемме "Выход" формируется напряжение решения первого шага по времени. Это напряжение подается на неинвертирующий вход ОУ 1 и через резистор 9 и замыкающие контакты ключа 19 — на инвертирующий вход ОУ 3, который имеет в это время коэффициент усиления, определяемый соотношением номинал резистора 8

+ 1. номинал резистора 9

1339594

Формула изобретения

Устройство для решения дифференциальных уравнений, содержащее первый операционный усилитель, выход которого объединен с его инвертирующим входом и через замыкающие контакты первого и второго ключей соответственно соединен с неинвертирующими входами второго и третьего операционных усилителей, неинвертирующие входы второго и третьего операционных усилителей через замыкающие контакты третьего и четвертого ключей соответственно подключены к первым обкладкам первого и второго запоминающих конденсаторов, вторые обкладки которых соединены с шиной нулевого потенциала, инвертирующие входы второго и третьего операционных усили40

На неинвертирующий вход ОУ 3 напряжение поступает с выхода ОУ 1 через ключ 15, конденсатор 6 памяти заряжается до величины этого напряжения через ключ 17.

Усиленный в k раз дифференциальный сигнал с входа ОУ 3 поступает на вход интегратора 4 через ключ 2 1. За период времени от до и происходит 10 зарядка конденсатора 6 с одновременной автоматической коррекцией величины заряда с учетом смещений ОУ 1, ОУ 3, интегратора 4, величины напряжения первого шага решения. В момент 15 времени t происходит размыкание клюь ча 15, и напряжение на выходе ОУ 3 определяется значением скорректированного заряда на конденсаторе 6 памяти. В момент времени t это напря- 20

4 жения оказывается поданным на клемму

"Выход". через замыкающий и переключающий контакты ключа 22. В дальнейшем напряжения решений на втором, третьем и т.д. шагах по времени получаются аналогичными циклами.

В предлагаемом решающем узле с помощью простых схемных решений достигается высокая точность его работы.

Благодаря одновременной коррекции 30 величины смещения уровня, его температурного дрейфа во времени у всех

ОУ узла, а также изменению величины смещения уровня, возникающей эа счет переменной величины сигнала, удается достичь большой точности работы с аналоговыми величинами. телей соединены соответственно с первыми выводами первого и второго масштабных резисторов и соответственно с переключающими контактами пятого и шестого ключей, замыкающие контакты которых объединены и подключены к первому выводу третьего масштабного резистора, выход второго операционного усилителя соединен с вторым

1 выводом первого масштабного резистора, с замыкающим контактом седьмо го ключа и с размыкающим контактом восьмого ключа, переключающий контакт которого соединен с первым выходом устройства и с переключающим контактом девятого ключа, замыкающий контакт которого соединен с информационным входом устройства и с размыкающим контактом десятого ключа, замыкающий контакт которого соединен с входом задания начальных условий, выход третьего операционного усили теля соединен с замыкающим контактом восьмого ключа, с вторым выводом второго масштабного резистора, с вто рым выходом устройства и с замыкающим контактом одиннадцатого ключа, переключающие контакты седьмого и одиннадцатого ключей объединены и подключены к инвертирующему входу интегратора, Heèíâåðòèðóþùèé вход которого соединен с шиной нулевого потенциала, выход интегратора подключен к входу управляемого резистора, первый и второй выводы которого сое,динены соответственно с первым и вторым входами коррекции первого операционного усилителя, о т л и ч а ю— щ е е с я тем, что, с целью повышения точности, в него введены первый и второй корректирующие потенциометры, причем первый, второй и третий входы коррекции второго операционного усилителя соединены соответственно с первым, вторым выводами и подвижным контактом первого корректирующего потенциометра, а первый, второй и третий входы коррекции третьего операционного усилителя соединены соответственно с первым, вторым выводами и подвижным контактом второго корректирующего потенциомет ра, переключающий контакт десятого ключа соединен с вторым выводом третьего масштабного резистора и с неинвертирующим входом первого операционного усилителя.

1339594

l5

В п

3 18

9 19 ф Е â€” —.

" Zl

22

g3

ty tZ

Составитель В. Рыбин

Редактор А. Ворович Техред В.Кадар Корректор А. Обручар . Заказ 4225/41 Тираж 6/2 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4