Устройство для определения количества единиц в двоичном числе

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля цифровых блоков. Цель изобретения - повышение быстродействия устройства. Устройство содержит элементы И 1,2, групп блоков 3 фиксации единиц, элементы И 4-7 блока 3 фиксации единиц группы, триггер 8, элементы ИЛИ 9,10 блока 3 фиксации единиц группы, элементы ИПИ 11-13, одноразрядный сум

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

151) ф G 06 F I l /10

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ "3,,:

H АВТОРСКОМУ СВИДЕТЕПЬСТВУ

5т;

17

77

17!

71 (21) 4152591/24-24 (22) 26. 11..86 (46) 15,11.88. Бюл. И 42 (72) А. Сафин (53) 681. 3(088. 8) (56) Авторское свидетельство СССР

Р 1185340, кл. G 06 F il/10, 1984.

Авторское свидетельство СССР

Ф 716041, кл. G 06 F 11/10, 1977. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ КОЛИЧЕСТВА ЕДИНИЦ В ДВОИЧНОМ ЧИСЛЕ (57) Изобретение относится к вычислительной технике и может бьггь использовано в устройствах контроля цифровых блоков. Цель изобретения— повышение быстродействия устройства.

Устройство содержит элементы И 1,2, группу блоков 3 фиксации единиц, элементы И 4-7 блока 3 фиксации единиц группы, триггер 8, элементы ИЛИ 9,10 блока 3 фиксации единиц группы, элементы ИЛИ 11-13, одноразрядный сум1437866 мат ор 14, н ак апли в нищий сумматор 15, элемент И-НЕ 16, группу прямых информационных входов 17 устройства, группу инверсных информационных выходов 18 устройства, ныход 19 конца счета устройства, тактовый вход 20 устройства, нход 21 включения режима счета устройства, информационный выИзобретение относится к вычисли— тельной технике и может быть использовано в устройствах контроля цифровых блоков °

Целью изобретения является повь««ление быстродействия устройства.

На чертеже изображена функциональная схема устройства для определения количества единиц в двоичном числе.

Устройство содержит элементы И 1 и 2, группу блоков 3 фиксации единиц, элементы И 4-7 блока 3 фиксации единиц группы, триггер 8, элементы ИЛИ

9 и 10 блока 3 фиксации единиц группы, элементы ИЛИ 1-1-13, одноразрядный сумматор 14, накаплинакиций сумматор 15, элемент И-HE 16 группу прямых информационных входов 17 устройства, группу инверсных информационных блоков 18 устройства, выход 19 конца счета устройства, тактоный вход 20 устройства, вход 21 включе— ния режима счета устройства, информационный выход 22 устройства.

Устройство работает следующим образом.

В исходном состоянии все триггеры

8 блоков 3 фиксации единиц группы и накапливакнций сумматор 15 находятся в нулевом состоянии. Информация в прямом и инверсном виде подается на группы информационных нходон 17 и 18 устройства соответственно.

При поступлении на вход 21 устройства управляющего сигнала происходит подготовка триггера 8 первого блока

3 фиксации единиц групгы к переходу в единичное состояние через элементы И 4 — 6, ИЛИ 9) и подготовка сумматора 15 к записи результата суммировышя сумматора 14 (через элементы ход 22 устройства. 3а счет последовательного суммирования количества единиц в трех разрядах каждого блока 3 фиксации единиц группы с помощью элементон ИЛИ 1! — 13, одноразрядного сумматора 14 и накаплинаищего сумматора

15 достигается сокращение времени подсчета количества единиц. 1 ил .

ИЛИ 11 — 13), если хотя бы на одном иэ трех соответствующих первым трем разрядам входов 17 присутствует еди««ичнь«й сигнал, либо передача управляющего сигнала через элементы И 7, ИЛИ 10 на элементы И 4 — 7 следующего блока 3 группы, если единичный сигнал присутствует на всех трех разрядах группы входов 18.

1О 1 аспространение управляющего сигнала прекращается на блоке 3 фиксации единиц группы, имеющем единичный сигнал хотя бы на одном из трех соответствующих входов 17 группы.

15 При поступлении тактового импульса на вход устройства элемент И 1 выдает сигнал и н сумматор 15 записывается по переднему фронту сигнала результат суммирования количества

20 еди««иц н трех соответствующих разрядах двоичного числа, а триггер 8, выполненный по схеме защелка, переходит по заднему фронту сигнала в единичное состояние, запрещая сигнаJIoM с нулевого выхода прохождение сигналов через элементы И 4 — 6 своего блока 3 групгы и передавая управляющий сигнал с единичного ныхода через элемент ИЛИ !О до того блока 3

30 гругпы, на входе 17 хотя бы одного из трех соответствукипих разрядов двоичного числа присутствует единичный сигнал.

Указанный процесс продолжается до

35 тех пор, пока на выходе элемента

ИЛИ 10 последнего блока 3 группы не появится сигнал, которьп через элемент 1! 2 поступает на выход 19 конца счета устройства, чго означает воз40 можность чтения состояния сумматора

15, содержимое котор .о будет соот14 3 / К( ка фиксации е,. нниц группы и >лилю;еп к входу включения режима счета устройства, о ч л и ч а ю щ е е с я тем, что, с пелью повышения б IcTpc! действия устг )йства, н него внедрены три элемента И. 111, однсраэрядный сумматор, накапливаю. ий сумматор, в каждый блок фиксации еди.шц группы вве— дены второй элемент ИЛИ и третий и четвертый элементы И, причем выходы первого, третьего и четвертого элементов И каждого блока фиксации единет ствовать ко (нч стну единиц В дво ичном числе. Этот же сигнал, поступая через элемент И-НЕ 16 на вход элемента И 1, прекращает подачу тактовых импульсон.

Ф о р м у л а изобретения

Устройство для определения количества единиц в двоичном числе, содержащее дна элемента И, элемент И-11Е и группу блоков фиксации единиц, каждый из которых содержит два элемента

И, первый элемент ИЛИ и триггер, причем первый вход первого элемента И является тактовым входом устройства, второй вход первого элемента И, первый вход второго элемента И и первый вход элемента И-HF. объединены и образуют вход включения режима счета уст- 2О ройстна, выход элемента И-Ш. соединен с третьим входом первого элемента И, выход которого соединен с тактовыми входами триггеров всех блоков фиксации единиц группы, выход второ- 25 го элемента И является выходом конца работы устройства, в ка;дом блоке фиксации единиц группы прямой выход триггера соединен с первым входом перього элемента ИЛИ, первый вход Зд первого элемента И подключен к соответствующему разряду группы прямых информационных входов устройства, первый вход второго элемента И под— ключен к соответствующему разряду группы инверсных информационных входов устройства, нторой вход первого элемента И объединен с вторым входом второго элемента И, выход которого соединен с вторым входом первого эле — 40 мента ИЛИ, выход первого элемента

ИЛИ каждого блока фиксации единиц группы, кроме последнего, соединен с вторым входом первого элемента И последующего блока фиксации единиц груп- 4> пы, выход первого элемента И;1И последнего блока фиксации единиц группы соединен с вторыми входами второго элемента И и элемента И-HF., второй вход первого элемента И первого блоСоставитель В.Гречнев

Редактор Е.Копча Техред Л.Сердюкова ннц группы соединены с соответствующим входом первого, второго и гретьего элементов ИЛ11 соответственно, выходы первого, второго и третьего элементов ИЛИ соединены соответственно с входами первого операнда, второго операнда и переноса одноразрядного сумматора, выход результата и переноса которого соединен соответственно с первым и вторым разрядами информационного входа накапливающего сумматора, остальные разряды информационного входа которого соединены с ши— ной нуленога потенциала устройства, выход первого элемента И соединен с тактовым входом накапливающего сумматора, информационный выход которого является информационны -1 выходом устройства, в каждом блоке фиксации единиц группы выходы перного, третьего и четвертого элементов И соединены с соответствующими входами второго элемента И:1И, выход которого соединен с информационным входом триггера, первые входы третьего и четвертого эле— ментов И подключены к соответствующим разрядам группы прямых информационных входов устройства, третий и четвертый входы второго элемента И подключены к соответствующим разрядам групп инверсных информационных нходов устройства, вторые входы третьего и четнертого элементов И объе- динены с BTopl- входом первого элемента И, инверсный выход триггера соединен с третьими входами перного, третьего и четвертого элементов И.

Корректор М.Максимишинец

Заказ 5895/49 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственчо-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Устройство для определения количества единиц в двоичном числе Устройство для определения количества единиц в двоичном числе Устройство для определения количества единиц в двоичном числе 

 

Похожие патенты:

Изобретение относится к вычислительной технике

Изобретение относится к арифметическим устройства с контролем цифровых вычислительных машин, позволяет вычислять, контролировать и исправлять приближенные значения обратной величины нормализованной двоичной дроби

Изобретение относится к вычислительной технике и предназначено для предоставления оператору информации о состоянии регистров ЭВМ

Изобретение относится к вычислительной технике и используется для контроля на четность информации приемопередающих устройста, использующих фибоначчиевые коды

Изобретение относится к вычислительной технике и может быть использовано для контроля временных диаграмм блоков управления

Изобретение относится к автоматике и вычислительной технике и является усовершенствованием устройстпя по авторскому свидетельству Р 1277115

Изобретение относится к цифровой вычислительной технике и позволяет повысить достоверность контроля и надежность функционирования

Изобретение относится к вычислительной технике и может быть использовано при построении аппаратуры контроля прохождения информации для контроля работоспособности цифровых устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для построения надежных устройств переработки дискретной информации

Изобретение относится к вычислительной технике и может быть использовано в составе арифметических устройств быстродействующих ЭВМ

Изобретение относится к области передачи информации и предназначено для измерения значения отношения сигнал-шум на входе декодера

Изобретение относится к области кодирования и декодирования данных, в частности к способу и устройству декодирования кода порождающей матрицы с низкой плотностью

Изобретение относится к вычислительной технике, в частности к обнаружению и исправлению ошибок при передаче информации по каналам связи или записи/чтения информации на устройствах памяти, например системах магнитной, магнитооптической, оптической памяти

Изобретение относится к вычислительной технике и может быть использовано для организации контроля работоспособности сдвигателей двоичных кодов высокопроизводительных цифровых вычислительных машин и систем

Изобретение относится к вычислительной технике и может быть использовано при создании высоконадежных вычислительных систем

Изобретение относится к вычис;- лительной технике

Изобретение относится к цифровой вычислительной технике и может быть использовано в аппаратуре передачи данных с повышенной достоверностью

Изобретение относится к вычислительной технике и может быть использовано при построении арифметическо-логических устройств ЭВМ
Наверх