Устройство для подсчета числа единиц двоичного кода по модулю к

 

Изобретение относится к вычис;- лительной технике. Его использование в системах передачи и обработки дискретной информации позволяет расшиш{т рить функциональные возможности устройства за счет формирования остатка по модулю К от входного кода. Устройство содержит генератор 1 тактовых импульсов, многоканальный преобразователь 2 параллельного кода в последовательность импульсов, триггер 3, счетчик 5 по модулю К, блоки 6 подсчета единиц по модулю К, элементы И 7 и элемент ШШ 8. 1. Благодаря введению элемента ЗАПРЕТ 4, элемента ИЛИ 8.2 и делителя 9 частоты в устройстве формируется остаток по .модулю К от входного кода и определяется чис - ло единиц последовательного по тому же модулю. 1 з.п. ф-лы, 2 ил. § (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!) 4 Н 03 М 7/20 G 06 F 11/!О

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ !17,"

70. 7

10Р

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4155411/24-24 (22) 02.12.86 (46) 15.11.88. Бюп. 1! 42 (72) О.Н.Муэь1ченко, Б.Б.Трушкин и В.Н.Беляев (53) 681.325 (088.8) (56) Авторское свидетельство СССР

I7 530332, кл. G 06 F II/10, 1974.

Авторское свидетельство СССР

N 1277115, кл. С 06 Р 11/10, 1983. (54) УСТРОЙСТВО ДЛЯ ПОДСЧЕТА ЧИСЛА

ЕДИНИЦ ДВОИЧНОГО КОДА ПО МОДУЛЮ К (57) Изобретение относится к вычищу; лительной технике. Его использование ,в системах передачи и обработки дискретной информации позволяет расшиЕ7

ÄÄSUÄÄ 1438006 А1 рить функциональные возможности устройства sa счет формирования остатка по модулю К от входного кода. Устройство содержит генератор 1 тактовых импульсов, многоканальный преобразователь 2 параллельного кода в последовательность импульсов, триггер 3, счетчик 5 по модулю К, блоки 6 подсчета единиц по модулю К, элементы И

7 и элемент ИЛИ 8.1. Благодаря введению элемента ЗАПРЕТ 4, элемента ИЛИ

8.2 и делителя 9 частоты в устройстве формируется остаток по.модулю К от входного кода и определяется чис . ло единиц йоследовательного по тому же модулю. 1 з.п. ф-лы, 2 ил.

1438006

Изобретение относится к вычислительной технике и может Сыть использовано в системах передачи и обработки дискретной информации.

Цель изобретения — расширение функциональных вазможностей за счет формирования остатка по модулю К От входного кода.

На фиг,! изображена функциональная 1Q схема устройства; ня фиг.2 †схема делителя частоты, Устройство для подсчета числа единиц двоичного кода ио модулю К содержит генератор 1 тактовых импульсов, многоканальный преобразователь

2 параллельного кода в последовательность импульсов, триггер 3, элемент

ЗАПРЕТ 4,счетчик 5 по модулю К, блоки 6 подсчета единиц по модулю К,элементы 2О

И 7,элементы ИЛИ 8 и делитель 9 частоты.

На фиг. 1 обозначены также информационные !О и управляющий 11 входы и .информационные 12 и контрольный 13 выходы, 25 многоканальный преобразователь 2 параллельного кода в последовательность импульсов может быть выполнен так же, как и в известном устройстве.

Входы 10 преобразователя 2 сгруппира- ЗО ваны таким образом, что веса w всех разрядов одной группы входов, взятые по модулю I(, одинаковы, а для первой группы входов равны 1.

Блок 6 подсчета единиц по модулю

К может быть выполнен в виде реверсивного двоичного счетчика с коэффициентом пересчета К, суммирующий и вычитаюший входы которога являются суммирующим и вычитающим входами Щ блок а б, выходы счетчика соединены с входами .элемента HJIH, прямой выход которого является первым, а инверсный выход — вторым выходами блока б. Блок 6 может быть также выполнен в виде кольцевого реверсивного распределителя потенциалов (регистра сдвига) на К разрядов, входы сдвига вправо и влево которого являются суммирующим и вычитающим входами блока б, а выходы с второго по I(-й разрядан соединены с входами элемента ИЛИ,прямой и инверсный входы которого являются первым и . вторым входами блока- 6.

Делитель 9 частоты выполнен (фиг.2) на распределителе 14 импульсов, элементах И 15 и элементах ИЛИ ! б. На фиг.2 обозначены также управляющий 17 и тактовый 18 входы, входьч

19 и 20 синхрони.эации и обнуления и выходы 21, При этом i-й выход делите— ля 9 (i = 1, P-I), соединенный с входом i-го элемента И 7, соответствует коэффициенту деления, равному весу по модулю К (i+1) -й группы информационных входов 10, Устройство для подсчета числа единиц двоичного код" по модулю К работает следующим образом.

В режиме формирования остатка входного кода по модулю К на управляющий вход 11 (вход !7 делителя 9) подан нулевой логический сигнал, на входы 10 подан входной код. Па мере поступления тактовых импульсов с выхода генератора 1 на тактовый вход преобразователя 2 он на ш-м информационном выходе (m = I,Р) формирует последовательность импульсов, число которых равно числу единичных логических сигналов на входах 10.ш. Импульсы с первого информационного выхода преобразователя ? поступают через элемен- ИЛИ 8.1 на счетный вход счетчика 5 ° по модулю К, который подсчитает их число. Имгупьсы (i+1)-го выхода преобразователя 2 поступают на суммирующий вход блока á„i который осуществляет их подсчет по модулю К, По окончании преобразования входного кода преобразователь 2 самоблокируется и далее импульсов на своих информационных выходах не формирует.

При этом на управляющем выходе (останова) преобразователя 2 формируется импульс, гереключающий триггер 3, на выходе которого при этом, в паузе между тактовыми импульсами, появляется единичный логический сигнал.

В течение времени работы преобразователя 2 на выходе триггера 3 имеет место нулевой логический сигнал, запрещающий прохождение тактовых импульсов на выходы элемента ЗАПРЕТ и элементов И 7, а также блокирующий работу делителя 9.

После переключения триггера 3 начинается процесс обнуления блоков б.

Пусть 6,1 — наименьший номер блока б, в который запи"ан ненулевой код (за время работы преобразователя

2 на ега суммирующий вход поступило

1 импульсов, причем (1) mod K ф О).

При этом единичный сигнал с первого выхода блока 6.1 разрешает прохождение импульсов с выхода делителя 9 ня

1 4 38006

55 выход элемента И 7.1, а нулевой логический сигнал с его второго выхода запрещает прохождение импульсов на выходы элементов И 7.(1+1)-7.(Р-1), На выходе элемента И 7.P — нулевой логический сигнал, разрешающий прохождение тактовых импульсов на выход элемента 4, Тактовые импульсы с выхода генератора 1 поступают через элементы 4 и 8.1 на счетный вход счетчика 5, который осуществляет их подсчет по модулю К, а также на тактовый вход делителя 9, на 1-м выходе которого, соединенном с входом элемента И 7.1, появляется импульс при поступлении ((w<) mod K)-го импульса на его тактовый вход 13. Импульсы с выхода делителя 9 поступают через элемент И 7,1 на вычитающий вход блока 6.1, из содержимого которого при этом вычитается единица, а также через элемент ИЛИ 8.2 на вход 20 обнуления делителя 9, который по заднему фронту импульса сбрасывается в нулевое состояние. Таким образом, за время поступления на вычитающий вход блока 6.1 одного тактового импульса на вход счетчика 5 поступает (w )

mod К тактовых импульсов. Работа продолжается таким образом до обнуления блока 6 ° 1. Далее аналогичным образом обнуляются блоки 6.(1+1) — 6 ° (Р-1).

При этом за время обнуления блока 6.1 на вход счетчика 5 поступает (w ) шос1 К t< импульсов, где (w<) mod К— остаток по модулю К значений весов входов 10.(1 + 1); р — код в блоке

6,1 до начала его обнуления.

При обнулении последнего блока 6 на всех входах элемента И 7.P появляются единичные логические сигналы, что вызывает на его выходе 13 единичный логический сигнал, свидетельствующий об окончании цикла работы устройства и блокирующий прохождение тактовых импульсов на выход элемен— та 4 ЗАПРЕТ.

Формирование остатка входного кода по модулю К окончено. Результат снимается с выходов 12.

В режиме подсчета числа единиц в входного кода по модулю К на управляющий вход 11 (вход 17 делителя 9) подается единичный логический сигнал, при этом он работает в режиме трансляции тактовых импульсов на все свои выходы 2 1 .

ЭО

Устройство работает в порядке, аналогичном описанному.

На первом этапе происходит преобразование входного кода преобразователем 2 в P-последовательности импульсов, которые подсчитываются счетчиком 5 по модулю К и блоками 6. По окончании работы преобразователя 2 он самоблокируется и сигналом с управляющего выхода переключает триггер 3. Далее проводится исследовательное обнуление блоков б,причем г поскольку делитель 9 работает в режи— ме трансляции тактовых импульсов, то за время обнуления блока б.i на вход счетчика 5 по модулю К поступает тактовых импульсов, где t< — число одиночных логических сигналов по модулю К на входах 10.(i + 1).

Таким образом, при окончании цикла работы устройства после обнуления всех блоков 6 на выходах счетчика 5 и имеется код числа (Х; ) mod K.

1-1

Следовательно, устройство обеспечивает как формирование остатка двоичного кода по модулю К, так и подсчет количества единиц двоичного кода по модулю К, Фор мула изобретения

I, Устройство для подсчета числа единиц двоичного кода по модулю К, содержащее генератор тактовых импульсов, выход которого соединен с тактовым входом многоканального преобразователя параллельного кода в последовательность импульсов, P групп информационных входов которого являются соответствующими информационными входами устройства, с первого по P-й выходы многоканального преоб— разователя параллельного кода в последовательность импульсов подключены соответственно к первому входу первого элемента ИЛИ и суммирующим входам с первого по (Р— 1)-й блоков подсчета единиц по модулю К, первый выход каждого из которых соединен с первым входом одноименного элемента

И, выход которого подключен к вычитающему входу одноименного блока подсчета единиц по модулю К, выход первого элемента ИЛИ соединен с входом счетчика по модулю К, выходы котор ого являются информационными Bb)ходами устройства, управляющий выход

Со ставитель О. Ренинский

ТехРед М.Дндык Корректор М. Васильева

Редактор А.Огар

Заказ 5969/56 Тираж 929 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

5 143 многоканального преобразователя па" раплельного кода в последовательность импульсов соединен с входом триггера, ныход которого подключен к вторым входам с первого по (P-1)-й элементов И и первому входу P-го элемента

И, второй выход i-ro блока подсчета единиц по модулю К (i / 1,Р-1) подключен к (i+2)-му нходу j-го элемента И (i с 1 Р) и (i+1)-му входу P-ro элемента И, выход которого является контрольным выходом устройства, о тлич ающееся тем, что, сцелью расширения функциональных возможностей за счет формирования остатка по модулю К от входного кода, в устрой ст во введены делитель частоты, второй элемент ИЛИ и элемент ЗАПРЕТ, запрещающий вход которого подключен к выходу 1. -ro элемента И, выход элемента ЗАПРЕТ соединен с вторым входом первого элемента ИЛИ, с первого по (P-1)-й входы второго элемента

ИЛИ подключен к выходам соответственно с первого по (P-1)-й элементов И, выход второго элемента ИЛИ соединен с входом обнуления делителя частоты, тактовый вход и вход синхронизации которого объединены соответственно с первым и вторым разрешающими входами

8006 6 элемента ЗАПРЕТ .и подключены к ныходам соответственно генератора тактовых импульсов и триггера, первый вы5 ход делит еля ч а ст о ты подключ ен к (i+2)-му входу i-ro элемента И, управляющий вход делителя частоты является управляюшим входом устройства

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что делитель частоты выполнен на элементах И, элементах ИЛИ и распределителе импульсов, вход обнуления которого является входом обнуления делителя, первый и второй нходы первого и первый вход второго элементов И являются соответственно тактовым входом; .входом синхронизации и управляющим входом делителя, выходы распределителя импульсов

2п соединены с первыми входами соответственно с первого по (P-2).-й элементов ИЛИ, выход первого элемента И подключен к тактовому входу распределителя импульсов, второму входу вто"

26 рого элемента И и является первым выхоцом делителя, выход второго элемента И соединен с вторыми входами с первого по (P-2)-й элементов ИЛИ, выходы которых являются соответственно

30 выходами с второго по (P-1)-й делителя.