Универсальный мажоритарный модуль

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики и функциональных узлов систем управления. Технический результат заключается в расширении функциональных возможностей мажоритарного модуля за счет обеспечения реализации всех мажоритарных функций, зависящих от трех аргументов, при пяти входах модуля. Технический результат достигается за счет универсального мажоритарного модуля, который содержит пять входов модуля 1, 2, 3, 4, 5, мажоритарный элемент 6, элемент НЕРАВНОЗНАЧНОСТЬ 7, первый элемент И 8, второй элемент И 9, элемент ИЛИ 10 и выход модуля 11. 1 ил., 2 табл.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (см., например, патент РФ 2242044, кл. G06F 7/38, 2004 г.), которые содержат трехвходовые мажоритарные элементы и реализуют мажоритарную функцию n аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) аргументов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного мажоритарного модуля для реализации мажоритарной функции, зависящих от трех аргументов, относятся ограниченные функциональные возможности, обусловленные тем, что он реализует только одну мажоритарную функцию, зависящую от трех аргументов при пяти входах модуля.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2533079, МПК Н03К 19/23, G06F 7/57, 2014 г.), который содержит элементы 2И, трехвходовые мажоритарные элементы и реализует мажоритарную функцию n аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) тех же n аргументов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного мажоритарного модуля для реализации мажоритарной функции, зависящих от трех аргументов, относятся ограниченные функциональные возможности, обусловленные тем, что он реализует только одну мажоритарную функцию, зависящую от трех аргументов при пяти входах модуля.

Техническим результатом изобретения является расширение функциональных возможностей мажоритарного модуля за счет обеспечения реализации всех мажоритарных функций, зависящих от трех аргументов, при пяти входах модуля.

Указанный технический результат при осуществлении изобретения достигается тем, что в универсальный мажоритарный модуль, предназначенный для реализации мажоритарных функций от трех аргументов при пяти входах модуля, содержащий пять входов модуля, выход модуля, мажоритарный элемент, имеющий три входа, первый и второй элементы И, элемент ИЛИ, причем первый вход модуля соединен с первым входом первого элемента И, второй вход модуля соединен с первым входом второго элемента И, третий вход модуля соединен с вторым входом первого элемента И, четвертый вход модуля соединен с первым входом мажоритарного элемента, дополнительно введен элемент НЕРАВНОЗНАЧНОСТЬ, причем первый вход модуля соединен с первым входом элемента НЕРАВНОЗНАЧНОСТЬ, второй вход модуля соединен со вторым входом мажоритарного элемента, третий вход модуля соединен со вторым входом элемента НЕРАВНОЗНАЧНОСТЬ, четвертый вход модуля соединен со вторым входом второго элемента И, пятый вход модуля соединен с третьим входом мажоритарного элемента и третьим входом второго элемента И, выход мажоритарного элемента соединен с третьим входом первого элемента И, выход элемента НЕРАВНОЗНАЧНОСТЬ соединен с четвертым входом второго элемента И, выход первого элемента И соединен с первым входом элемента ИЛИ, выход второго элемента И соединен с вторым входом элемента ИЛИ, выход элемента ИЛИ соединен с выходом модуля.

На чертеже представлена схема универсального мажоритарного модуля, предназначенного для реализации мажоритарных функций от трех аргументов при пяти входах модуля, который содержит пять входов модуля 1, 2, 3, 4, 5, мажоритарный элемент 6, элемент НЕРАВНОЗНАЧНОСТЬ 7, первый элемент И 8, второй элемент И 9, элемент ИЛИ 10, выход модуля 11, причем первый вход 1 модуля соединен с первым входом первого элемента И 8 и с первым входом элемента НЕРАВНОЗНАЧНОСТЬ 7, второй вход 2 модуля соединен с первым входом второго элемента И 9 и со вторым входом мажоритарного элемента 6, третий вход 3 модуля соединен с вторым входом первого элемента И 8 и со вторым входом элемента НЕРАВНОЗНАЧНОСТЬ 7, четвертый вход 4 модуля соединен с первым входом мажоритарного элемента 6 и со вторым входом второго элемента И 9, пятый вход 5 модуля соединен с третьим входом мажоритарного элемента 6 и третьим входом второго элемента И 9, выход мажоритарного элемента 6 соединен с третьим входом первого элемента И 8, выход элемента НЕРАВНОЗНАЧНОСТЬ 7 соединен с четвертым входом второго элемента И 9, выход первого элемента И 8 соединен с первым входом элемента ИЛИ 10, выход второго элемента И 9 соединен с вторым входом элемента ИЛИ 10, выход элемента ИЛИ 10 соединен с выходом модуля 11.

Работа универсального мажоритарного модуля осуществляется следующим образом.

В зависимости от значений входных сигналов Y1, Y2, Y3, Y4, Y5, на входах 1, 2, 3, 4, 5 устройства, на выходах его элементов реализуются булевые функции, приведенные в табл. 1

В зависимости от настройки устройство реализует все мажоритарные функции от трех аргументов при пяти входах модуля.

Для реализации соответствующих мажоритарных функций необходимо на входы 1, 2, 3, 4, 5 устройства подать соответствующие настроечные сигналы в соответствии с таблицей настроек. Значения настроечных сигналов приведены в табл. 2.

Сравнение характеристик прототипа и заявляемого устройства показывает, что заявленное устройство имеет более широкие функциональные возможности, т.к. реализует все мажоритарные функции, зависящие от трех аргументов для пяти входов модуля.

Универсальный мажоритарный модуль, предназначенный для реализации мажоритарных функций от трех аргументов при пяти входах модуля, содержащий пять входов модуля, выход модуля, мажоритарный элемент, имеющий три входа, первый и второй элементы И, элемент ИЛИ, причем первый вход модуля соединен с первым входом первого элемента И, второй вход модуля соединен с первым входом второго элемента И, третий вход модуля соединен с вторым входом первого элемента И, четвертый вход модуля соединен с первым входом мажоритарного элемента, отличающийся тем, что дополнительно содержит элемент НЕРАВНОЗНАЧНОСТЬ, причем первый вход модуля соединен с первым входом элемента НЕРАВНОЗНАЧНОСТЬ, второй вход модуля соединен со вторым входом мажоритарного элемента, третий вход модуля соединен со вторым входом элемента НЕРАВНОЗНАЧНОСТЬ, четвертый вход модуля соединен со вторым входом второго элемента И, пятый вход модуля соединен с третьим входом мажоритарного элемента и третьим входом второго элемента И, выход мажоритарного элемента соединен с третьим входом первого элемента И, выход элемента НЕРАВНОЗНАЧНОСТЬ соединен с четвертым входом второго элемента И, выход первого элемента И соединен с первым входом элемента ИЛИ, выход второго элемента И соединен с вторым входом элемента ИЛИ, выход элемента ИЛИ соединен с выходом модуля.



 

Похожие патенты:

Изобретение относится к вычислительной технике. Технический результат - уменьшение аппаратурных затрат и повышение быстродействия.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является уменьшение аппаратурных затрат и повышение быстродействия при сохранении функциональных возможностей прототипа - реализации симметричных булевых функций пяти переменных при соответствующих настройках.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики и функциональных узлов систем управления. Технический результат заключается в обеспечении параллельной реализации четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат и повышение быстродействия.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении отказоустройчивых и сбоеустойчивых, радиационно стойких самосинхронных схем.

Изобретение предназначено для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат и повышение быстродействия.

Изобретение предназначено для реализации любой из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение относится к области компьютерной техники и, в частности, к векторной обработке в вычислительной среде. Технический результат заключается в повышении надежности вычисления контрольной суммы.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике, для выполнения арифметических операций, вычисления ряда алгебраических и тригонометрических функций, решения задач по преобразованию координат.

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях. Технический результат заключается в повышении быстродействия устройства при вычислении модуля комплексного числа при уменьшении аппаратурных затрат и при неснижении точности вычисления.

Изобретение относится к вычислительной технике и может быть использовано при обработке гидроакустических сигналов в системах передачи информации. Технический результат заключается в обеспечении возможности функционирования в реальном масштабе времени.

Изобретение относится к вычислительной технике и предназначено для построения однородных вычислительных сред, выполняющих функцию выравнивания порядков двоичных чисел.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. .

Изобретение относится к гидроакустике и может быть использовано в системах целеуказания, самонаведения и телеметрии подводных аппаратов. .

Изобретение относится к вычислительной технике и может быть использовано в системах передачи информации широкополосными фазоманипулированными сигналами в гидроакустических системах на подводных объектах.

Изобретение относится к области вычислительной техники и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации для реализации мажоритарной функции либо дизъюнкции, либо конъюнкции входных двоичных сигналов.

Изобретение относится к вычислительной технике и может быть использовано для вычисления значений логарифмической функции от двоичного аргумента. Технический результат заключается в обеспечении возможности получения результата логарифмирования двоичных чисел с меньшими погрешностями и повышении достоверности выходных результатов. Технический результат достигается за счет устройства для логарифмирования двоичных чисел, которое содержит регистры старших и младших разрядов аргумента, первый, второй и третий блоки постоянной памяти, блок управления, коммутатор, сумматор, выходной регистр, триггер числа, сдвигатель, блок управления сдвигателем, блоки сравнения, ячейку памяти константы "1", связанную с первым блоком постоянной памяти. 2 ил.
Наверх