Устройство для решения систем обыкновенных дифференциальных уравнений

 

377807

О П И СА Н И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 10.Ч1.1971 (№ 1667271/18-24) с присоединением заявки №

Приоритет

Опубликовано 17ЛЧ.1973ч Бюллетень № 18

Дата опубликования описания 25.Ч1.1973

М. Кл. С 06g 7/34

Комитет по делам изобретеиий и открытий при Совете Мииистрсв

СССР

УДК 681.333(088.8) Авторы изобретения

В. Д, Самойлов, H. П. Тимошенко и В. В. Аристов

Институт электродинамики АН Украинской ССР

3 а я в и тел ь

УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ ОБЫКНОВЕННЫХ

ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ

Изобретение относится к области вычислительной техники и может быть использовано в аналого-цифровых вычислительных системах.

Известны устройства для решения систем обыкновенных дифференциальных уравнений, в которых задание начальных условий производится с помощью специальных устройств.

Однако в известных устройствах в модели, кроме основных решающих устройств, необходимо иметь специальное устройство задания начальных условий, которое не используется в процессе решения задач, что приводит к неэффективному использованию оборудования и большим аппаратурным затратам; модели имеют низкую надежность в связи с наличием в ней электромеханических элементов, необходимость применения которых обусловлена сложностью электронного аналогового переключателя с качественными техническими характеристиками; кроме того, модели присуща низкая точность решения задачи за счет несинхронности работы релейных ключей.

Предлагаемое устройство отличается от известного тем, что оно содержит соединенный с программным блоком логический блок, выполненный на элементах «И» и «ИЛИ», входы которого подключены соответственно к блоку запоминающих модуляторов начальных условий, блоку запоминающих модуляторов правых частей управлений, блоку запоминающих модуляторов коэффициентов, а выходы логического блока соединены соответственно с блоком управляемых проводимостей и с квазианалоговым блоком, что упрощает устройство и повышает надежность и точность его работы.

На чертеже дано предлагаемое устройство.

Устройство содержит квазианалоговый блок 1, блок 2 автономного уравновешивания, блок 8 управляемых проводимостей, программный блок 4, логический блок 5, блок б запоминающих модуляторов правых частей

15 уравнений, блок 7 запоминающих модуляторов начальных условий, блок 8 запоминающих модуляторов коэффициентов, каналы 9 и 10 задания режимов работы модели, каналы 11 связи запоминающих модуляторов с

20 внешним устройством, многоустойчивый фазоимпульсный элемент 12, элементы «И» И, элементы «ИЛИ» 14, управляемую проводимость 15, канал 1б связи программного блока с внешним устройством, каналы 17 связи

25 квазианалога с устройством автономного уравновешивания, выходы 18 и 19 логического блока, операционную проводимость 20, электронный ключ 21, усилитель 22 постоянного тока, конденсатор 28 и входы 24 — 2б ло30 гического блока.

377807

Предлагаемое устройство работает следующим образом.

Квазианалог представляет собой матрицу многоразрядных десятичных проводимостей, управляемых широтно-импульсным кодом от матрицы многоразрядных запоминающих модуляторов коэффициентов на фазо-импульсных многоустойчивых элементах, предназначенную для модулирования коэффициентов решаемой системы дифференциальных уравнений.

Исходная информация о решаемой системе дифференциальных уравнений от внешнего устройства вводится в блоки б, 7, 8 по каналу 11. Режим работы модели задается программным блоком (на чертеже не показан).

В режиме «Начальные условия» в логический блок по каналу 9 поступает сигнал «О», а по каналу 10 — сигнал «1». Наличие сигналов

«1» на входе элементов «И, второй вход которых соединен с блоком 7, позволяет управлять проводимостью 15 блока 8 от блока 7 запоминающих модуляторов начальных условий, в многоустойчивых фазоимпульспых элементах которого записана информация о задаваемых начальных условиях решаемой системы дифференциальных уравнений.

В обратную связь усилителя 22 подключаются управляемые проводимости 15, расположенные на главной диагонали матрицы квазианалога.

Проводимости, расположенные на главной диагонали матрицы квазианалога, в режиме

«Начальные условия» устанавливаются сигналами, поступающими по каналу 10 равными единице. Управляемые проводимости, расположенные не на главной диагонали матрицы квазианалога, отключаются от входов усилителей при помощи ключей 21, входящих в состав этих проводимостей. Блок автономного уравновешивания демодулирует широтно-импульсные сигналы усилителя 22 постоянного тока и преобразует их в непрерывные напряжения, что приводит к заряду конден5

Зо

40 саторов 28 до напряжений, равных величине устанавливаемых начальных условий.

В режиме «Моделирование» в логический блок 9 по каналу поступает сигнал «1», а по каналу 10 — сигнал «0». В этом случае проводимость 15 блока 8 управляется широтноимпульсными сигналами блока б запоминающих модуляторов правых частей, в многоустойчивые элементы которого записана информация о правых частях решаемой системы дифференциальных уравнений. Проводимость матрицы квазианалога управляется широтно-импульсным кодом матрицы запоминающих модуляторов коэффициентов.

Устройство автономного уравновешивания демодулируют широтно-импульсные сигналы блока 2, квазианалогового блока 8 и преобразует их в вектор решения.

В качестве иллюстрации на схеме предлагаемого устройства показана связь между элементами для одной строки моделируемой системы дифференциальных уравнений.

Предмет изобретения

Устройство для решения систем обыкновенных дифференциальных уравнений, содерткащее блок управляемых проводимостей, блоки запоминающих модуляторов, блок автономного уравновешивания, программный блок и квазианалоговый блок, отличающееся тем, что, с целью упрощения устройства и повышения надежности и точности его работы, оно содержит соединенный с программным блоком логический блок, выполненный на элементах «И» и «ИЛИ», входы которого подключены соответственно к блоку запоминающих модуляторов начальных условий, блоку запоминающих модуляторов правых частей уравнений, блоку запоминающих модуляторов коэффициентов, а выходы логического блока соединены соответственно с блоком управляемых проводимостей и с квазианалоговым блоком.

377807

Редактор Т. Морозова

Заказ 1723/13 Изд. № 1393 Тираж 647 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Составитель Е. Тимохина

Техред Г. Дворина

Корректоры: М. Коробова и Л. Корогод