Цифровой интегратор для решения краевых задач

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЙТВЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 15.03.76 (21) 2334180/24 с присоединением заявки № (23) Приоритет (43) Опубликовано05.08.77.Бюллетень №2g (4б) Дата опубликования описания (15.09.77 (»> 56HO6O (51) М. Кл, 06 3 1/02

Государственный комнтет

Юавотв Мннистрва СССР оо двим нэасретеннй и открытий (53) УДК 681.325,5 (088.8) (72) Авторы изобретения В. E. Золотовский, М. И. Дедовской и P. В. Коробков

Таганрогский радиотехнический институт им. B. Д. Калмыкова (71) Заявитель (54) ЦИФРОВОЙ ИНТЕГРАТОР ДЛЯ РЕШЕНИЯ

КРАЕВЫХ ЗАДАЧ

Изобретение относится к области вычислительной техники н, может, быть использовано при разработке цифровых интегрирующих структур, предназначенных для решения краевых и вариационных задач. Ь

Известны цифровые интегрирующие машины, построенные на .цифровых интеграторах функции одной переменной (1 . Они могут использоваться при решении краевых задач для систем обыкновенных дифференци- щ альных уравнений;

Решение краевых задач при помощи цифровых интеграторов осуществляется наибо лее просто при 1использовании метода проб. 1и

Этот метод заключается в цифровом моделировании. системы дифференциальных уравнений при определенных краевых условиях, оценке близости полученного решения за данному и изменении искомых краевых усло-щ вий в направлении приближения к заданному решению. Направление приближения определяется по вариациям решения системы дифференциальных уравнений относительно из менения. каждого из искомых краевых усло-

2 вий. При использовании цифровых интеграторов функции одной переменной на получение вариаций решения затрачивается ряд вспомогательных интегрирований системы дифференциальных уравнений (помимо основных пробных решений), что приводит к значительному времени вычислений. Другой метод получения вариаций, состоящий в интегрировании при помощи цифровых интеграторов, помимо основной системы уравнений, системы дифференциальных уравнений в вариациях, связан со значитель1;ыми алпаратурными затратами.

Наиболее близким по технической cymности к предпагаемому изобретению является цифровой интегратор функции одной переменной, содержащий сумматор подынтегральной функции, выход которого подключен к первому входу первого блока умножения и через регистр подынтегральной функции соединен со своим первым входом, второй вход подключен к первому входу интегратора, второй вход которого соединен со вторым входом первого блоха умножения, выход которого соединен с первым входом сумматора остат888060 ка, выход сумматора остатка через блок выделения приращений и восстановления остатка подключен к первому выходу интегра- . ,тора и ко входу регистра остатка f 2/..

Цифровой интегратор предназчачен для ин-, 5 тегрирогания функций одной переменной, аоэтому решение системы дифференциальных уравнений с го помощью может быть найдено как функция времени„а вариация реше- ния относительно изменения начальных значений - как разности решений исходной сас-, темы дифференциальных уравнений дла раэ, личных начальных значений. Необходимость этогî возникает, например, при решении краевой задачи для системы дифференциальных уравнений, состоящей в отыскании начальных значений хМ хо у (о) уо и.мз+ мента времени 1, ., при которых в конце интервала интегрирования переменные принимают определенные значения. Для решения поставленной краевой задачи методом пробных решений строится целевая функции, которая неявно зависит от начальных значений, Начальные значения к; и уо дла проб 25 ных решений находятся из,условии достиже ния минимума выбранной функции.

При помощи цифрового интегратора функ- ции одной переменной путем численного

;интегрирования дифференциальных уравнений ЗО возможно формирование приращений и получение величин при фиксированных к, и у„, Поэтому для нахождения вариаций необходимо erne дважды проинтегрировать сис- . тему дифференциальных уравнений на интервале (о, <„ apa начальных.значениях х„, у„++VJ и хо "о уо „а эагем найти разности этих решений с решением х (x,ó,4„)

1(хО,yÎoÌ, где à — и ек, o6oaaaemo- Р щий номер пробного решения. Поскольку та-, 4О кие операции производятся для каждого из пробных решений, то использование цифрового интегратора функции одной переменной приводит к значительному времени вычисле» ний, затрачиваемому на нахождение варна- 45 ций решения системы дифференциальных уравнений относительно изменения начальных значений.

Целью изобретения является повышение быстродействия интегратора. 50

Поставленная цель достигается тем, что в йредлагаемый интегратор введены второй и третий блоки умножения, первые входы которых соединены соответственно с третьим и четвертым входами интегратора, вторые входы — co вторым входом интегратора, два блока выделения приращений, два регистра приращений и два сумматора приращений, выходы которых через соответствующие блоки выделения приращений соединены со вторым и третьим -выходами интеграторе и входами первого и второго регистров приращений соответственно, первые входы подключены соответственно K выходам второго и третьего блоков умножения, выход реги стра остатка соединен со вторыми входами

Ьу мматора остатка и сумматоров приращени», .третьи входы которых соединены с выходами соответственно первого и второго регистров приращений.

В результате пробного решения сисгемы дифференциальных уравнений оказываются известными вариации для момента времени и М падает необходимость в осущестlC влении двух вспомогательных интегрирований системы уравнений с целью их вычисле4ниа. Поэтому при йспольэовании интегратора общее время вычислений, затрачивамое на решение краевой задачи, сокращается в три раза.

Схема интегратора приведена на чертеже где обозначено: сумматор 1 подынтеграш. чой функции, сумматор 2 остатка, сумматоры 3, 4 приращений,. регистр 5 подынтегральной функции, регистр 6 остатка, регистры 7, 8 приращений, устройства 9-11 умножения, блок 12 выделения приращений и восстановления остатка, блоки 13, 14 выделения приращений, входы 15-18 н выходы19-21 интегратора.

Интегратор на определенным шаге интегрирования работает следующим образом.

В сумматоре 1 приращение подынтегралы ной функции 9<1: складывается с ее кван, тованным значением -1(4 -номер шага интегрирования}, поступающим из регистра 5, .и новое значение записывается в тот же

;регистр. Кроме того, новое значение посту пает на устройство 9; где оно умножается на приращение Ч . Полученное приращение поступает на сумматор.2, где оно складывается с остатком, поступающим из регистра 6. Иэ образованной суммы в блоке 12

Выделяются приращение ч x „, поступающее на выход 19, и новый остаток, эаписы ваемый в регйстр 6. Одновременно с формированием приращения в устройствах 10, 11 приращения чх f < н.Vy f; умножаютса н& приращение vt Полученные произведения остунают соответственно на сумматоры 3, 4, где они складываются с остатком, постуt Ф лающим иэ регистра 6, и приращениями, по ступающими иэ регистров 7, G. В блоках 13 (14 из получейных сумм выделяются соответственно приращения С „x - и V х

) ко <+ о <+ поступающие соответственно на выходы 20, :21 и в регистры 7, 8, В предложенном интеграторе по сравнению с известным быстродействие возрастам

568060 в три раза, что позволяет за счет одновременного определения решения системы обыкновенных дифференциальных уравнений как функции времени и его вариаций относитель» но изменения краевых условий сократить во стольк же раэ время решения краевой за5 дачи. Использование цифрового интегратора для решения краевых задач обеспечивает со кращение на 30-40% аппаратурных затрат, необходимых для достижения такого же быстродействия при помощи цифровых интеграторов функции одной переменной.

Ф орм ула изобретения

Цифровой интегратор для решения краевы3с задач, содержащий сумматор. подынтеграль- ной функции, выход которого подключен к первому входу первого блока умножения и через регистр подынтегральной функции сова динен со своим первым входом, второй вход подключен к первому входу интегратора,. эта рой вход которого соединен со вторым входом первого блока умножения, выход кото рого соединен с первым входом сумматора остатка, выход сумматора остатка через блох выделении приращений и восстановления остатка подключен к первому выходу интегратора и ко входу регистра остатка, отличающийся тем, что, с цепью повышения быстродействия. в него введены второй и третий блоки умножения, первые входы которых соединены соответ» ственно с третьим и четвертым входами интегратора, вторые входы - co вторым входом интегратора, два блока выделения при ращений, два регистра приращений и два сум. Йатора приращений, выходы которых через соответствующие блоки выделения прирауений соединены со вторым и третьим выходами интегратора и входами первого и ВтО» рого регистров приращений соответственно, первые входы подключены соответственно к выходам второго и третьего блоков умноже-! ния, выход регистра остатка соединен со Вторыми входфми сумматора остатка и сумматоров приращений, третьи входы которых соединены с выходами соответственно nepsore и второго регистров приращений.

Источники информации, принятые.во внимание при экспертизе:

1. Каляев А. В. Теория цифровых интегрирующих машин и структур. М., Советское радио, 1970, с. 384-406.

2. Авторское свидетельство СССР

М 382482 кл. Ст 06 J 1/02, 1970, ЫНИИПИ Заказ 2803/36

Тираж 818 Подписное

Филиал ППП Патент", r. Ужгород, ул. Проектная, 4