Устройство для сопряжения цвм с аналоговыми объектами

 

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦВМ С АНАЛОГОВЫМИ ОБЪЕКТАМИ, содержащее первый и второй коммутаторы, .группу из h -разрядных аналого-цифровых преобразователей и группу из h-разрядных цифроаналоговых преобра .зователей, отличающееся тем, что, с целью повышения его на-, дежности путем обеспечения возможности обнаружения и локализации внезапных отказов, в негЪ введены третий, четвертый и пятый коммутаторы, первый и второй аналоговые переключатели, дешифратор шины адреса, стартстопный генератор, счетчик, дешифратор конца цикла опроса, .регистр последовательных приближений, первый, второй и третий элементы ИЛИ, буферный регистр, постоянный запоминающий блок, группу элементов И-НЕ и группу элементов И, причем первый информационный вход третьего коммутатора является шиной ввода цифровых данных устройства, а второй информационный вход соединен с выходом постоянного запоминающего блока, первый выход четвертого коммутатора является шиной вывода цифровых данных устройства, а второй выход соединен с информационным входом буферного регистра, первый информационный вход пятого коммутатора является шиной адреса устройства, а второй соединен с выходной шиной счетчика и с выходом дешифратора конца цикла опроса, выход третьего коммутатора Соединен с информационным входом первого коммутатора, информационный вход четвертого ко1 |1мутатора соединен с выходом второго коммутатора, а выход пятого коммутатора соединен с входом дешифратора шины адреса и с адресными входами первого и второ|го коммутаторов, выходы первого коммутатора соединены с информационными входами соответствующих п -разрядных цифроаналоговых преобразователей, а информационные входы второго коммутатора соединешл с выходами соответствующих h-разрядных аналого-циф00 ровых лреобразователей группы, выходы и -разрядных цифроанапс(Говых преобразователей , соединены с соответстх ел вующими входами первого аналогового 99 переключателя paз б Iкaюlциe контакты которого являются выходными аналоговыми шинами у :тройства, а входы h-разрядных аналого-цифровых преобразователей соединены с соответствукнцими входами второго аналогового переключателя, pasffiAcaxMiQie контакты которого язлЛкгеся входными аналоговыми шинами устройства, управляю1ф1е входы третьего четвертого и пятого коммутаторов первого и второго аналоговых переключателей и стартстопного генератора объединены и обра

СОЮЗ СОВЕТСКИХ

РЕСПУБЛИК

g g С 06 F 3/04; С 06 F 11/00 (21) 3643776/24-24 (22) 14.09.83 (46) 23.12.84, Бюл. к- 47 (72) М.Е.Бородянский, Э.П.Самарская и Б.М.Строцкий (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (53) 681 ° 3(088.8) (56) 1. Авторское свидетельство СССР

М 70834 1, кл. G 06 F 3/04, 1980.

2. Авторское свидетельство СССР

У 734659, кл. G 06 F 3/04, 1980.

3. Авторское свидетельство СССР

Ф 851390, кл. G 06 F 3/04, 1981 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

ЦВМ С АНАЛОГОВЫМИ ОБЪЕКТАМИ, содержащее первый и второй коммутаторы, .группу из И -разрядных аналого-цифровых преобразователЕй и группу из

И-разрядных цифроаналоговых преобра,зователей, о т л и ч а ю щ е е с я тем, что, с целью повышения его надежности путем обеспечения возможности обнаружения и локализации внезапных отказов, в него введены третий, четвертый и пятый коммутаторы, первый и второй аналоговые переключатели, дешифратор шины адреса, стартстопный генератор, счетчик, дешифратор конца цикла опроса, регистр последовательных приближений, первый, второй и третий элементы ИЛИ, буферный регистр, постоянный запоминающий блок, группу элементов И-НЕ и группу элементов И, причем первый информационный вход третьего коммутатора является шиной ввода цифровых данных устройства, а второй информационный вход соединен с выходом постоянного запоминающего,SU„„1130856 А блока, первый выход четвертого коммутатора является шиной вывода цифро-. вых данных устройства, а второй выход соединен с информационным входом буферного регистра, первый информационный вход пятого коммутатора является шиной адреса устройства, а второй соединен с выходной шиной счетчика и с выходом дешифратора конца цикла опроса, выход третьего коьпкутатора соединен с информационным входом первого коммутатора, информационный вход четвертого кое мутатора соединен с выходом второго коммутатора, а выход пятого. коммутатора соединен с входом дешифратора шины адреса и с адресными входами первого и второtro коммутаторов, выходы первого ком- мутатора соединены с информационными входами соответствующих и -разрядных цифроаналоговых преобразователей, а информационные входы второго коммутатора соединены с выходами соответствующих l1 -разрядных аналого-циф.— ровых преобразователей группы, выходы g -разрядных цифроаиала овых преобразователей. соединены с соответствующими входами первого аналогового переключателя, разьыкающие контакты которого являются выходными аналоговыми шинами устройства, а входы

И-разрядных аналого-цифровых преобразователей соединены с соответствующими входами второго аналогового переключателя, разьыкающие контакты которого являются входными аналоговыми шинами устройства, управляющие . входы третьего, четвертого и пятого коммутаторов первого и второго аналоговых переключателей и стартстопного генератора объединены и обраэуют шину задания режима устройства, замыкающие контакты первого аналогового переключателя объединены с соот ветствующими замыкающими контактами второго аналогового переключателя, выходы дешифратора шины адреса соединены с соответствующими управляющими входами И -разрядных цифроаналоговых преобразователей группы и

И вЂ разрядн аналого-цифровых преобразователей группы, выходы фиксации конца кодирования И -разрядных аналого-цифровых преобразователей соединены с входами первого элемента ИЛИ, выход которого соединен с синхровходом буферного регистра и является шиной Конец кодирования (устройства, выход стартстопного(генератора соединен со счетным входом счетчика, установочный вход которого объединен с установочным входом регистра последовательных приближений и соединен с шиной начальной установки устройства, выход дешифратора конца цикла опроса соединен с входом регистра последовательных приближений, выхо— ды которого соединены с первыми входами элементов И и с адресными вхо— дами постоянного запоминающего блока, выходы элементов группы соединены с входами второго элемента ИЛИ, выход

56

K(JT(Ip() 1 o Я В(1Я етo Я Ill(i ïîé 11еll (11ра Н

It ность устройства, первые ь выходи(( буферного регистра (где 1 К И) соединены с входами третьего элем та

ИЛИ ВыхОд K o Top 0 I Î с Оедl(н е е1 с II (p вым входом первого элемента И-НЕ группы, второй вход которог О подKJIE(t чен к инверсному Выходу (К+1) -го paçряда буферного регистра, выход (K+1)-ro разряда буферного регистра соединен с первым входом второго элемента И-HE группы, второй вход которого соединен с инверсным выходом (К+2)-го разряда буферного регистра, выход (K+2) -ro разряда буфер ного регистра соединен с первым входом третьего элемента И-НЕ группы, второй вход которого соединен с ин— версным выходом (К+3)-ro разряда буферного регистра, выход (И вЂ” 1)-ro разряда буферного регистра соединен с первым входом последнего элемента

И-НЕ группы, второй вход которого подключен к инверсному входу И го разряда буферного регистра, выходы элементов И-НЕ группы соединены соответственно с вторыми входами элементов И группы, кроме последнего, второй вход последнего элемента И группы соединен с выходом h -го разряда буферного регистра.

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства сопряжения цифровой и аналоговой вычислительных машин, а также для связи- 5 цифровой вычислительной машины с объектом.

Известны различные устройства ввода-вывода аналоговой информации в цифровую вычислительную машину, например, устройство для ввода аналоговых величин в цифровую вычислительную машину, содержащее преобразователь напряжения в частоту, выход которого через счетчик соединен с 15 выходом преобразователя кода в частоту, преобразователь напряжения в код, выход которого соединен с выходом преобразователя параллельного кода в последовательный, преобразо- 2О ватель последовательного кода в параллельный, выход которого соединен с входом преобразователя кода в напряжение, генератор эталонной частоты, блок сравнения, пороговый блок, три переключательных элемента и два аналоговых ключа, причем выходы преобразователей кода в частоту, параллельного кода в последовательный и кода в напряжение являются соответственно первым, вторым и третьим входами устройства, первый вход устройства и выход преобразователя кода в напряжение через первый переключательный элемент соединены с входом преобразователя напряжения в частоту, второй вход устройства и выход генератора эталонного напряжения через второй переключатепьный элемент соединен с входом преобразователя

1130856 напряжения в коч, третий вход устройства и выход преобразователя параллельного кода в последовательный через третий иереключательный элемент соединены с входом преобразователя последовательного кода в параллельный, первый и второй входы блока сравнения через первый и второй аналоговые ключи соответственно соединены с выходами генератора эталонной частоты и преобразователя кода в частоту соответственно, а выход блока сравнения через порого- вый блок соединен с четвертым выходом устройства (1).

Однако введенные в состав устройства средства аппаратного контроля, нацеленные на проверку метрологических характеристик преобразователей, при использовании их для обнаружения внезапных отказов устройств имеют аппаратную избыточность, большое время проверки и не позволяют локализовать место неисправности.

Известно также устройство сброса информации, содержащее блок выборки, мультиплексор, блок коррекции, блок программного управления, блок запуска, группу аналого-цифровых преобразователей, дешифратор, группу блоков аналоговой памяти, группу элементов задержки, причем входы блока выборки являются входами устройства, выход мультиплексора является выходом устройства, а входы мультиплексора сое- 35 динены с первыми выходами аналогоцифровых преобразователей группы, вторые выходы которых соединены с входами блока коррекции, первый выход которого подключен к первому 40 входу блока запуска, а второй вход блока коррекции соединен с входом блока программного управления, входвыход которого является входом-выходом устройства, первый выход блока программного управления соединен с вторым входом блока запуска, второй выход блока программного управления подключен к входу дешифратора, выход которого подсоединен к входу блока 5Г выборки, первые входы. блока аналоговой памяти группы соединены с выходом блока выборки, вторые входы блоков аналоговой памяти группы и входы элементов задержки группы соединены 55 с выходами блока запуска, а выходы блоков аналоговой памяти группы подключены к первым входам соответствующих аналого-цифровых преобразователей группы, вторые входы которых соединены с выходами соответствующих элементов задержки группы (2f.

Недостатком этого устройства сброса информации является отсутствие встроенных средств аппаратного контроля внезапных отказов узлов и блоков, что не позволяет осуществлять автономную проверку устройства и, следовательно, требует проверки в составе системы, что неизбежно понижает коэффициент готовности системы в целом.

Наиболее близким техническим решением к изобретению является многоканальное устройство сопряжения источников и приемников информации, содержащее в каждом канале блок унитарного кодирования, выход которого соединен через входной цифроаналоговый преобразователь с входом .блока суммирования, группу аналогоцифровых и цифроаналоговых преобразователей, блок памяти, коммутаторы, блок приоритета, распределительный блок, выходной аналого-цифровой преобразователь, элемент НЕ, дешифратор наличия не менее двух одновременных сигналов, причем выходы аналого-цифровых преобразователей канала группы соединены с первой группой входа блока памяти, выходы блока памяти канала соединены с входами первой группы входов коммутаторов каналов и с входами блока приоритета канала, первая и вторая группы выходов блока приоритетов канала соединены с вторыми группами входов соответственно коммутатора каналов и блока памяти, выход коммутатора канала соединен с соответствующей группой выходов устройства, выход блока суммирования канала соединен с входами одноименных аналого-цифровых преобразователей каналов группы, выходы одноименных цифроаналоговых преобразователей каналов группы соединены с группой входов блока суммирования соответствующего канала, выход блока суммирования канала соединен с входом выходного аналогоцифрового -преобразователя, первый вход блока унитарного кодирования канала соединен с соответствующим входом устройства, выходы блока памяти канала через дешифратор яаличия не менее двух одновременных сигналов

11308 канала соединены с входами цифро-ана логовых преобразователей канала группы, а выход выходного аналого-цифрового преобразователя канала через элемент НЕ канала соединен с вторым 5 входом блока унитарного кодирования L31.

Недостатком известного многоканального устройства сопряжения источников и приемников информации является отсутствие аппаратных средств обнаружения и локализации внезапных отказов.

Цель изобретения — повышение надежности путем обеспечения возмож- 15 ности обнаружения и локализации внезапных отказов.

Поставленная цель достигается тем, что в устройство, содержащее первый

20 и второй коммутаторы, группу из

11-разрядных аналого-цифровых преобразователей и группу из И -разрядных .цифроаналоговых преобразователей, введены третий, четвертый и пятый коммутаторы, первый и второй аналоговые переключатели, дешифратор шины адреса, стартстопный генератор, .счетчик, дешифратор конца цикла опроса, регистр последовательных приближений, первый, второй и третий 30

O элементы ИЛИ, буферный регистр, постоянный запоминающий блок, группа элементов И-НЕ и группа элементов И, причем первый информационный вход третьего коммутатора является шиной ввода цифровых данных устройства,. а второй информационный вход соединен с выходом постоянного запоминающего блока, первый выход четвертого коммутатора является шиной вывода цифро- 40 вых данных устройства, а второй выход соединен с информационным входом буферного регистра, первый информационный вход пятого коммутатора является шиной адреса устройства, а 45 второй соединен с выходной шиной счетчика и с выходом дешифратора конца цикла опроса, выход третьего коммутатора соединен с информационным входом первого коммутатора, информа- 0 ционный вход четвертого коммутатора соединен с выходом второго коммутатора, а выход пятого коммутатора соединен с входом дешифратора шины адреса и с адресными входами первого у и второго коммутаторов, выходы первого коммутатора соединены с информационными входами соответствующих

56, б

h -разрядных цифроаналоговых преобразователей, а информационные входы второго коммутатора соединены с вы-. ходами соот вет ствующих И -ра зрядных аналого-цифровых преобразователей, группы, выходы И -разрядных цифроаналоговых преобразователей соединены с соответствующими входами первого аналогового переключателя, размыкающие контакты которого являются выходными аналоговыми шинами устройства, а входы tl-разрядных аналого-цифровых преобразователей соединены с соответствующими входами второго аналогово— го переключателя, размыкающие контакты. которого являются входными аналоговыми шинами устройства, управляющие входы третьего, четвертого и пятого коммутаторов первого и второго аналоговых переключателей и стартстопного генератора объединены-и образуют шину задания режима устройства, замыкающие контакты первого аналогового переключателя объединены с соответствующими замыкающими контактами второго аналогового переключателя, выходы дешифратора шины адреса соединены с соответствующими управляющими входами И -разрядных цифроаналоговых преобразователей группы и И -разрядных аналого-цифровых преобразователей группы, выходы

h фиксации конца кодирования И -разрядных аналого-цифровых преобра зователей соединены с входами первого элемента ИЛИ, выход которого соединен с синхровходом буферного регистра и является шиной Конец кодирования 1 устройства, выход стартстопного генератора соединен со счетным входом счетчика, установочный вход которого объединен с установочным входом ре— гистра последовательных приближений и соединен с шиной начальной установки устройства, выход дешифратора конца цикла опроса соединен с входом регистра последовательных приближений, выходы которых соединены с первыми входами элементов И и соединены с адресными входами постоянного запоминающего блока, выходы элементов

И группы соединены с входами второго элемента ИЛИ, выход которого является шиной Неисправность" устройства, первые lt выходов буферного регистра (где 1<Кй9 соединены с входами третьего элемента ИЛИ, выход которого соединен с первым входом первого элеУстройство работает следующим образом.

Потенциалом на шине задания режима устройства определяется режим работы многоканального устройства ввода-вывода, который бывает рабочим и контрольным. В рабочем режиме потенциал на шине задания режима отсутствует.и в этом случае шина вывода данных через шинный коммутатор 1 поступает на вход коммутатора 8, шина вывода данных через шинный переключатель 3 подключается к выходу коммутатора 9, шина адреса через шинный переключатель 5 подключается к адресным входам коммутаторов 8 и 9 и к входу де45

7

11308 мента И-HI . грушпя, второй вход кото- рого под ключ ен к инверсному выходу (К+1)-го разряда буферного регистра, выход (К+()-ro разряда буферного регистра соединен с первым входом второго элемента И-HE группы, второй вход которого соединен с инверсным выходом (К+2)-ro разряда буферного регистра, выход (К+2)-го разряда буферногс регистра соединен с первым 10 входом третьего элемента И-НЕ группы,второй вход которого подключен к инверсному выходу (К+3)-rо разряда буферного регистра, выход (Н-1)-го разряда буферного регистра соединен !5 с первым входом последнего элемента

И-НЕ группы, второй вход которого подключен к инверсному входу h-ro разряда буферного регистра, выходы элементов И-НЕ группы соединены со- 20 ответственно с вторыми входами элементов И группы, кроме последнего, второй вход последнего элемента И группы соединен с выходом Q — ro разряда буферного -регистра. 25

На чертеже дана блок-схема предлагаемого устройства.

Устройство содержит третий 1 коммутатор, постоянно запоминающий блок 2, четвертый 3 коммутатор, буферный регистр 4, пятый 5 коммутатор, счетчик 6, дешифратор 7 цикла опроса, первый 8 и второй 9 коммутаторы, дешифратор 10 адреса, группу цифроаналоговых преобразователей 11, груп35, пу аналого-цифровых преобразователей 12, первый 13 и второй 14 аналоговые переключатели, генератор 15, первый элемент ИЛИ 16, регистр 17 последовательного приближения, эяе-

40 менты И 18 — 22, элементы ИЛИ 23 и 24, элементы И-НЕ 25 — 28. (56 8 шифратора 10 шины адреса, стартстопный генератор 15 остановлен, контакты аналоговых переключателей 13 и !4 находятся в нормально замкнутом состоянии и выходы И -разрядных цифроаналоговых преобразователей 11 группы непосредственно подключены к выходной аналоговой шине устройства, а входы(1-разрядных аналого-цифровых преобразователей 12 поразрядного кодирования группы непосредственно подключены к входной аналоговой шине устройства.

Вывод информации через устройство ввода-вывода осуществляется по шине вывода через шинный переключатель 1, коммутатор 8 и группу -разрядных цифроаналоговых преобразователей (1.

Адресация заданного канала цифроаналогового преобразования осуществляется по шине адреса, по сигналам которой коммутатор 8 подключает шину ввода к входу соответствующего rl -разрядного цифроаналогового преобразователя, а запись кода числа в регистр цифроаналогового преобразователя осуществляется по строб-сигналу с дешифратора 10 шины адреса. Далее информация в аналоговой форме через нормально замкнутые контакты аналогового преобразователя 13 поступает на выходную аналоговую шину устройства.

Ввод информации через устройство ввода-вывода осуществляется по шине ввода через шинный переключатель 3, коммутатор 9 и и -разрядные аналогоцифровые преобразователи поразрядного кодирования. Адресация заданного канала аналого-цифрового преобразования осуществляется по шине адреса, по сигналам которой коммутатор 9 подключает шину вывода устройства к выходу соответствующего и-разрядного аналого-цифрового преобразователя поразрядного кодирования. Сигнал

"Начало кодирования" на соответствующий аналого-цифровой преобразователь

12 группы поступает с дешифратора 10 шины адреса радиально. Сигнал "Конец кодирования" на шину "Конец кодирования" поступает с соответствующего выхода адресованного аналого-цифрового преобразователя через элемент

ИПИ 16 по завершению процесса кодирования. Наличие сигнала "Конец кодирования" свидетельствует о готовности данных на шине вывода. Аналоговая информация поступает на входы И -раз(1) 20

Uîï с,„и оЦ (2) 40

9 11308 рядных аналого-цифровых преобразователей поразрядного кодирования с входной аналоговой шины через нормально замкнутые контакты аналогово1 го переключателя 14.

Таким образом, в рабочем режиме устройство ввода-вывода работает по соответствующей адресации канала преобразования. При этом вывод информации осуществляется синхронно с 1О адресацией, а ввод — после поступления сигнала Конец кодирования" от ранее адресованного канала аналогоцифрового преобразования. При этом тракт цифроаналогового преобразова- 15 ния также состоит из P каналов. Линейные И -разрядные цифроаналоговые преобразователи реализуют функцию, определяемую выражением

0вых= о к -ССзн2 + > аС1„2

2 =о С

Беы х — напряжение на выходе цифроаналогового преобразователя; опорное напряжение; — разрядные коэффициенты двойного кода;

n. — число разрядов цифро- ЗО аналогового преобразователя; 1 — при включенном разряде, ; (Π— при выключенном разряде.

Линейные И -разрядные аналого-циф-З5 ровые преобразователи 12 поразрядного кодирования описываются выражением где iJ>„- напряжение на входе аналого-цифрового преобразователя; — масштабный коэффициент; 45

P — вес мпадшего разряда аналого-цифрового преобразоват еля;

+i — разрядный коэффициент; () — номер такта, в котором 50 происходит определение значения с(;; и — число разрядов аналогоцифрового преобразователя.

В контрольном режиме сигнальный 55 потенциал на шине задания режима устройства осуществляет переключение шинных коммутаторов 1, 3 и 5, анало56 1О говых переключателей 13 и 14 и запускает стартстопный генератор 15.

При этом вход коммутатора 8 через шинный переключатель 1 подключается к выходу постоянно запоминающего блока 2, выход коммутатора 9 подключается через шинный переключатель 3 к входу буфер ного р егис тра 4, адрес ные входы коммутаторов 8 и 9 и вход дешифратора 10 шины адреса подключают— ся через шинный переключатель 5 к выходу счетчика 6, переключатели 13 и 14 осуществляют отключение выходов 1-разрядных цифроаналоговых преобразователей 11 группы от выходной аналоговой шины, входов И вЂ” разрядных аналого-цифровых преобразователей

12 поразрядного кодирования группы от входной аналоговой шины и коммутируют выход каждого из P цифроана— логовых преобразователей 11 группы на соответствующий вход каждого из

P аналого-цифровых преобразователей

12 группы. С помощью Р-полюсных аналоговых переключателей 13 и 14 формируется измерительная схема, позволяющая подавать на вход каждого аналого-цифрового преобразователя 12 группы тестовый сигнал от соответ— ствующего цифроаналогового преобразователя 11 группы.

Таким образом, в контрольном режиме многоканальное устройство вводавывода отключается от внешних цепей, каналы вывода замыкаются на каналы ввода, адресация каналов осуществляется от выходной шины счетчика 6, который начинает работать в циклическом режиме от стартстопного генератора 15, в качестве входного и выходного регистров данных выступают соответственно выходная шина постоянного запоминающего блока 2 и буферный регистр 4. Информация, заносимая с выходной шины постоянного запоминающего устройства через шинный переключатель 1 и коммутатор 8 в адресуемый цифроаналоговый-преобразователь 11 группы, преобразуется в аналоговую форму. Далее поступает на вход соответствующего аналого-цифрового преобразователя 12 группы, где преобразуется вновь в цифровую форму по команде с дешифратора 10 шины адреса, и через коммутатор 9 и шинный переключатель 3 заносится в буферный регистр 4. Построенная проверочная схема позволяет выявлять неисправные

1130856

12 узлы KBK в цифровой части канала ввода-вывода, так и аналоговой. С помощью блоков 17-28 осуществляется обнаружение и локализация внезапных отказов. 5

Основной объем оборудования многоканального устройства ввода-вывода составляют аналого-цифровые и цифроаналоговые преобразователи. Поэтому система обнаружения и локализации внезапных отказов ориентирована в первую очередь на поиск неисправностей в узлах преобразователей. Для устройств, имеющих нормированные метрологические характеристики, которыми являются аналого-цифровые и цифроаналоговые преобразователи, разделяют внезапные отказы, приводящие к явному отказу устройства, и постепенные, наличие которых может быть обнаружено только вследствие метрологической поверки. Первый тип отказов характеризует надежность устройства в обычном смысле, второй — метрологическую надежноСть средств измерения.

В основу работы системы обнаружения и локализации внезапных отказов положен тот факт, что физическая реализация и -разрядных цифроаналоговых преобразователей и И -разрядных

30 аналого-цифровых преобразователей поразрядного кодирования предполагает наличие в каждом из них одинаковых наборов эталонных мер и логических операторов. Действительно, для З5 реализации п -разрядного цифроаналогового преобразователя, математической моделью которого является выражение (1), необходим набор эталонов, веса которых расположены по двоично- 40 му закону, и набор ключей, выполняющих роль двоичных коэффициентов о(.<, Аналогично, для физической реализации и -разрядного аналого-цифрового преобразователя поразрядного кодиро- 45 вания, математической моделью которого является выражение (2), необходим набор из И эталонов, веса которых расположены по двоичному закону, и

Н переключателей, реализующих двоич- 50 ные коэффициенты о 1. В случае отказа любого из узлов, реализующих в структуре цифроаналогового или аналогоцифрового преобразователей функцию эталона, коэффициента oh или логи- l5 ческих устройств управления, произой-. дет грубый сбой в работе устройства, равносильный отказу всего устройства .

При условии равенства диапазонов выходного сигнала и -разрядного цифроаналогового преобразователя и входного 1 -разрядного аналого-цифрового преобразователя поразрядного кодирования подключение входа аналого-цифрового преобразователя к выходу цифроаналогового преобразователя позволяет осуществлять проверку отсутствия внезапных отказов узлов. Действительно, если в структуре цифроаналогового преобразователя для создания выходного сигнала Uq к.сумматору

1подключен эталон с весом 2, и номи-

l нальное значение этого эталона удовл ет воря ет тр ебованиям метр ологич еской точности, то для компенсации входного сигнала Ug в структуре аналого-цифрового преобразователя поразрядного кодирования к вычитающему узлу необходимо также подключить эталон с весом 2", что найдет отражение в выходном коде аналого-цифрового преобразователя. Внезапный отказ узла, реализующего эталон, или ключевого элемента, реализующего коэффициент о, как в цифроаналоговом так и в аналого-цифровом преобразователях вызовет обязательное расхождение входного и выходного кодов проверочной схемы.

Основываясь на сказанном, можно принять следующий порядок обнаружения и локализации внезапных отказов.

Если для преобразователей зона допуска погрешности равна+ А, то, подавая на вход цифроаналогового преобразователя код

N O00 ... 10 ... 00 )

lt в котором только k-й разряд имеет единичное значение, причем входной код N4 удовлетворяет условию

ИНЫХ = о" И > 2й+9

2ь где ф =-р - — вес младшего разряда, для исправных цифроаналогового и аналого-цифрового преобразователей на выходе последнего возможны следующие предельные кодовые комбинации: „=0 0 0 ..

-при сложении погрешностей преобразо вателей с положительным знаком, 1130856 и„=ооо ...оо ...о1

K — при сложении погрешностей преобразователей с отрицательным знаком

Объединение k младших разрядов в группу с эквивалентным весом

Я =2 — 1

М

i !0 необходимо в том случае, если h> 9.

В случае применения в составе устройства ввода-вывода точных преобразователей величина 4 =1. Для преобразователей с погрешностью, превышающей 0,25 ф, или при наличии высокого уровня шумов в соединительных целях необходимо группу мпадших )! разрядов, различимых на фоне шумов, рассматривать как единый разряд с весом Q.

Анализ кодовых комбинаций N„, и N< позволяет сделать следующие заключения: если в младших k разрядах выходного кода аналого-цифрового преоб25 разователя появилась хотя бы одна единица, то можно считать, что эталонный вес Q исправен и он включился, т. е. ключ Мо тоже исправен при работе на включение; если (к+1) разряд выходного кода аналого-цифрового пре«30 образователя равен О, то ключ с(+1 не включен постоянно; другие значения указанных разрядов на выходе аналого — дфрового преобразователя можно считать сбойными, свидетельствующи- 35 ми о наличии внезапных отказов.

Таким образом, тестовая кодовая комбинация N позволяет осуществить проверку на отсутствие внезапного отказа эталона с эквивалентным весом

Q, правильную работу ключей а(о на включение и ключа OC (+ 1) на выключение как в цифроаналоговом, так и в аналого-цифровом преобразователях, объединенных в проверочной схеме.

Причем, в целях анализа нет необходимости сравнивать всю кодовую комбинацию И с выходным кодом аналого1 цифрового преобразователя, а достаточно проверить наличие. единицы хотя 0 бы в одном изб младших разрядов выходного кода и наличие нуля в (1+1)-м разряде.

Следующей тестовой кодовой комбинацией может быть код

Как и в предыдущем случае, после наложения погрешности двойного преобразования, на выходе аналого — цифрового преобразователя возможно получение следующих двух крайних по величине отклонения кодовых комбинаций и„=ooo...oooo...o

"4

К г1= 0О...ОНО...O

К

Анализируя коды N q и N, можно заметить, что при отсутствии внезапных отказов и при нахождении метрологических характеристик узлов в пределах нормы, единица в (1+1)-м разря де сохраняется, а в (+2)-м — появиться не может.

Следовательно, если выходная кодовая комбинация N2< находится в диапазоне между кодами N2 и Nip, -можно утверждать. эталон с весом Q(g 1) исправен как в аналого-пифровом, так и в цифроаналоговом преобразователях; ключевые элементы о((Kit) правильно работают на включении (предыдущим тес— товым кодом они были проверены на выключение); ключевые элементы G(.(y,+г 1 правильно работают на выключение.

Для вывода приведенных утверждений достаточно при наличии априорной информации о результатах проверки тестовым кодом N! и о ведении проверки тестовым кодом N проанализировать разряды и (К+1) выходного кода аналого-цифрового преобразователя.

Если (k+1)-й разряд равен единице, а (+2)-й — нулю, то внезапные отказы проверяемых на данном этапе узлов отсутствуют. Все другие значения укаэанных разрядов кодовой комбинации N „свидетельствуют о наличии внезапного отказа.

Следующей тестовой кодовой комбинацией может быть код

N3= 0 0 ... 0 1 0 0 1 ... 1

После наложения погрешности двойного преобразования на выходе аналого-цифрового преобразователя возможно получение следующих двух крайних по величине отклонения кодовых комбинаций ... о;

N=OO .. 0 000

N33 1

М =о î ... î i о о .. о м

К

Из анализа N31 и N32 следует, что

1130856

000 ... 001

000 ... 010

000 ... 100

001 ... 000

55 при отсутствии внезапных отказов, разряд (k+2) всегда равен единице, а разряд (4+3) всегда равен нулю.

Проверкой состояния разрядов (1+2) и (4+3) выходного кода аналого-цифрового преобразователя осуществляется контроль исправности эталона разряда - (1+ 2), правильность работы ключей о.(g+ z) на включение (на выключение они уже проверены) и правиль- 10 ность работы ключей g((,> на выключение.

Аналогичным образом, сохраняя в тестовой кодовой комбинации значение младших разрядов как в N или в 15

N и перемещая единицу в остальных (И-k) разрядах последовательно в N„ (1+3)-й разряд, в N5 — (к+4)-й разряд и т.д., осуществляется контроль на отсутствие внезапных отказов уз- 20 лов цифроаналогового преобразователя вплоть до разряда с номером (И-1) .

Знаковый разряд проверяется только на включении, так как при его неисправной работе.в выключенном положе- 25 нии была бы невозможна исправная работа цифроаналогового и аналого-цифрового преобразователей при проверке предыдущих разрядов.

В контрольном режиме сигналов на шине начальной установки осуществляется сброс счетчика 6 и регистра 17 последовательных приближений. При этом нулевой код на выходной шине счетчика 6 адресует первый цифроаналоговый преобразователь 11 группы, а выходы регистра 17 последовательных приближений адресуют первое кодовое слово в постоянном запоминающем устройстве 2. Следует отметить, что ре- 40 гистр 17 последовательных приближений функционирует аналогично микро= схеме 155 ИР 17(133 HP 17), но на выходных шинах происходит последовательное перемещение единицы. Посто- 45 янное запоминающее устройство 2 является ПЗУ статического типа, оснащенное выходным регистром. Однако, в силу специфических особенностей устройства, в нем используются только ячейки с адресами:

1 0 0 ... 0 0 0

Первая тестовая кодовая комбинация И,1 с выхода постоянно запоминающего устройства 2 через шинный переключатель 13 и адресованный с выхода счетчика 6 канал коммутатора 8 поступает на вход первого цифроаналогового преобразователя 11 группы. Адресованный с выхода того же счетчйка 6 через дешифратор 10 шины адреса соответственно тот же цифроаналоговый

1преобразователь по строб-сигналу с дешифратора записывает тестовый код

N< в свой регистр и преобразует его в аналоговый сигнал, который поступает на вход первого аналого-цифрового преобразователя 12 группы. После некоторой выдержки времени, устанавливаемой тактовой частотой старт- . стопного генератора 15, необходимой для установления аналогового сигнала на выходе цифроаналогового преобразователя с заданной точностью, счетчик 6 насчитает единицу, и адрес на его выходной шине изменяется.

Следует отметить, что в устройст-, ве ввода все каналы цифроаналогового преобразования имеют четные адреса, а каналы аналого-цифрового преобразования — нечетные. Насчитывание первой единицы в счетчике 6 приводит к запуску первого аналого-цифрового преобразователя 12 в группе сигналом запуска через дешифратор 10 шины адреса. Одновременно выход кодирующего аналого-цифрового преобразователя через адресуемый канал коммутатора 9 и шинный переключатель 3 подключается к входу буферного регистра 4. По завершению процесса кодирования по сигналу "Конец кодировани Р через

P-входовую схему ИЛИ 16 результат преобразования заносится в буферный регистр 4.

Необходимым условием является

Тг Ткод где Tp — период стартстопного генератора 15;

Тк„ вЂ” время кодирования аналого- цифрового преобразовател.

Таким образом, результат двойного преобразования тестового кода N -saносится в буферный регистр 4. При этом осуществляется проверка первых

К и (к+1)-го разрядов первых преоб17 1 1308 разователей 11 и 12 в группах. Действительно, если в первых разрядах есть хотя бы одна единица, а в (4+1) м разряде нуль, то на входе элемента И-НЕ 25 будут две единицы, а на ее выходе "0". В этом случае на выходе элемента И 18 будет также нуль, несмотря на то, что она разблокирована по первому входу от регистра 17 последовательных приближений. 1п

Нуль на выходе элемента И 18 соответствует нулю на шине неисправности (выход (<-Ð)-входовой схемы ИЛИ 23) .

Если же ни на одном из первых К выходов буферного регистра 4 не будет единицы или на инверсном (Ц+1) — м выходе будет нуль, что свидетельствует о сбое в проверяемых цифроаналоговом или аналого-цифровом преобразователях, то на выходе элемента И-НЕ 25 появляется единица, которая пройдет через элемент И 18 и через элемент

ИЛИ 23 на шину неисправности. Появле— ние единицы на выходе элемента ИЛИ 23 свидетельствует о наличии сбоя. д

При насчитывании следующей единицы в счетчик 6 происходит установка следующего адреса на его выходе. Теперь адресуется второй цифроаналоговый преобразователь 11 группы, в ко- go торый аналогично описанной последовательности заносится код из постоянного запоминающего блока 2. При насчитывании следующей единицы в счетчик

6 формируется код, адресующий вто35 рой аналого-цифровой преобразователь

12 группы, результат кодирования которого, аналогично описанному процессу для первого аналого-цифрового преобразователя группы, заносится в буферный регистр 4. Полученная кодовая комбинация с помощью элементов И18И22, элементов И 23, 24, элементов

И-НЕ 25-28, проверяется на отсутствие сбоя. Далее адресуется третий цифроаналоговый преобразователь 11 группы, а затем третий аналого-цифровой преобразователь 12 группы и т.д.

Таким образом, осуществляется проверка всех цифроаналоговых 11 и аналого †цифров 12 преобразователей групп попарно при тестовом коде N<.

Последним адресом, который формирует счетчик 6, является адрес (2Р-1).

При поступлении очередного импуль- 55 са счетчик 6 сбрасывается, т. е. формирует вновь нулевой адрес, а дешифратор 7 конца цикла опроса формирует.

56 18 импульс на входе регистра 17 последовательных приближений, вследствие чего единичный потенциал перемещается с первого выхода регистра 17 на второй. При этом разблокируется элемент И 19, а на выходе постоянного запоминающего блока 2 устанавливается следующая тестовая кодовая комбинация N>. Процесс занесения кода И в цифроаналоговые преобразователи 11 группы, считывание результатов двойного преобразования с аналого-цифровых преобразователей 12 группы и занесение кодовой в буферный регистр 4 происходит аналогично, как и для кода N<. Однако результат двойногопреобразования для тестового кода Nq должен обязательно содержать единицу в (+1) -м разряде и нуль — в (К+2) -м разряде. Выполнение этого условия проверяется элементами И-НЕ 26. и

И 19. Результат проверки определяется состоянием выхода элемента ИЛИ 23.

После проверки всех пар цифроаналоговых 11 и аналого — цифровых 12 преобразователей групп попарно на тестовый код N> вновь происходит сброс счетчика 6 и насчитывание очередной единицы в регистр 17 последовательных приближений. Это приводит к началу нового цикла проверки при кодовой комбинации N>, которая считывается из постоянного запоминающего устройства 2.

Проверка выходной кодовой комбинации осуществляется аналогично с помощью элементов И-НЕ 27 и И 20. После проверки всех цифроаналоговых и аналого †цифров преобразователей последней кодовой комбнацией N(h К)

I процесс может продолжаться с выходом на новый макроцикл, так как регистр

17 последовательных приближений работает по циклическому принципу. Выход из контрольного режима осуществляется изменением потенциала на шине задания режима устройства.

Таким образом, контролируя состояние выхода элемента ИЛИ 23, можно определить факт наличия отказов катастрофического характера в структуре цифроаналогового или аналого-цифрового преобразователей. При этом неисправность определяется с точностью до номера разряда в паре преобразователей, которые адресуют в данный момент..19!!30856

Важной характеристикой -системы обнаружения и локализации внезапных отказов является полное время проверки всех каналов устройства ввода-вывода, определяемое выражением полное время проверки всех каналов устройства вводавывода;

Где tpp время установления контрольного режима, включающее l5 время срабатывания шинных переключателей и аналогового переключателя;

УР время занесения тестовых 20 кодов в регистры памяти цифроаналоговых преобразователей; время установления аналого-25 вых сигналов на выходах цифроаналоговых преобразователей с заданной точностью;

ЗО время кодирования аналогоцифрових преобразователей;

4ю = (2t р+В(н-х J(t>+tю+tк+t +tg, (q) время считывания результатов кодирования аналогоцифровых преобразователей из их выходных регистров; время анализа выходного кода аналого-цифровых преобразователей;

m — число параллельных контуров проверки.

Пользуясь выражением (3) для многоканального устройства ввода-вывода,. имеющего в своем составе 64 канала цифроаналогового преобразования и

64 канала аналого-цифрового преобразования, при средних характеристиках

° преобразователей, т.е. =1 мкс,, =15 мкс, t< =25 мкс, й. =1 мкс, tg=! мкс, t ð=1000 мкс, n=12, 1<=3, получают . t» 0,2 с.

Столь малое время проверки многоканального устройства ввода-вывода позволяет осуществлять контроль перед каждым циклом его использования без сколь-нибудь значительного задействования ЦВМ для этих целей.

Наоборот, программная реализация поиска и локализации внезапных отказов требует значительного времени задействования ЦВМ для проверки многоканального устройства ввода-вывода.

Основная причина заключается в длинных программах †драйвер обмена.

1130856

Составитель С.Стремнн

Редактор P.Öèöéêà Техред И.Асталош Корректор А.Зимокосов

Заказ 10128 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент"., г.ужгород, ул.Проектная, 4