Цифровой интегратор

 

нi т е:: „ -.-;eck3a% ли.э.е:а 1ЛЬ А

Союз Советских

Социалистических

Республик

О П И С А H И Е „„6 )8017

ИЗОБРЕТЕН ИЯ

К АетОВСКОМ Г СВИДитЕЛЬСтЕУ (81) Дополнительное к авт. свил-ву— (22) Заявлено 13.03.78 (21) 2589148/18- 24 с присоединением заявки М (23) Приоритет (51)М. Кл.

G 06 3 1/02

Государственный комптет

СССР по делам нзобретеннй и отхрытнй

Опубликовано 15.11.79. Бюллетень Рй 42

Д»а опубликования описания 15,11.79 (53) УДК, 681.14 (088.8) (72) Авторы изобретения

Г. Я. Кузьмин, Е. П. Балашов и М, С. Куприянов (71) Заявитель (54) ЦИФРОВОЙ ИНТЕГРАТОР

Изобретение относится к цифровой вычислительной технике и может найти применение в устройствах программного управления.

Известно устройство, содержащее блок подынтегральной функции, выходной блок, блок итераций, програмньтй блок, состоящий из регистра сдвига, сумматора, элемента задержки (1).

Недостаток устройства — большие затраты на оборудование.

Наиболее близок предлагаемому по технической сущности цифровой интегратор, содер жащий блок подынтегральной функции, блок итераций, сдвиговый регистр, сумматор, элемент задержки, элементы И (21.

Недостатком интегратора является низкое быстродействие.

Цель изобретения — повьпцение быстродействияя.

Указанная цель достигается тем, что в цифровой интегратор, содержащий блок памяти, первый разрядный выход которого сое динен с первым прямым входом трехвходового элемента И, второй прямой вход коiòîð0ãî соединен с первым выходом сумматора и вторым разрядным выходом блока памяти, инверсный вход трехвходового элемента И подключен к первому входу сумматора, второй выход которого через первый элемент задержки соединен с прямым входом двухвходового элемента И, инверсный вход которого соединен с первым вь ходом генератора и вторым входом сумматора, выход двухвходового элемента И подключен к третьему входу сумматора, введены счетчик, второй элемент задержки и элемент НЕ, причем вход элемента НЕ соединен .с первым выходом сумматора, а выход через второй элемент задержки — с установочным входом счетчика, управляющий вход которого соединен со вторым выходом генератора, выход счетчика подключен к адресному.входу блока памяти, первый и второй управляющие входы которого соединены соответственно с третьим и четвертым выходами генератора.

На чертеже изображена блок-схема предлагаемого интегратора.

698017

Цифровой интегратор содержит блок 1 памяти, трехвходовой элемент И 2, сумматор

3, выход интегратора 4, элемент задержки 5, двухвходовой элемент И б, генератор 7, элемент HE 8, второй элемент задержки 9, 5 счетчик 10.

Блок 1 представляет собой двухразрядный блок памяти, в одном разрядном сечении которого хранится значение подынтегральной функции, а в другом производится суммирование единичных приращений, Интегратор работает следующим образом.

Перед началом работы в первое информационное сечение (ИС1), которое образуется совокупностью первых разрядов всех ячеек блока 1, записывается значение подынтегральной функции, старший разряд которого располагается в первой ячейке блока 1, а второе информационное сечение (ИС 2) и счетчик 10 обнуляются. Функциеи цифрового интегратора

20 является обеспечение на выходе 4 серии сигналов, число которых определяется значением подынтегральной функции, записанной в ИС1.

В первом такте с первого выхода генерато25 ра 7 на второй вход сумматора 3 поступает

"1", подается сигнал с третьего выхода генератора 7 на первый управляющий вход блока

1, обеспечивая режим "Чтение* по адресу, установленному на счетчике 10. Поскольку зо счетчик перед началом работы обнуляется, то на первый вход сумматора 3 и первый прямой вход элемента И 2 поступают нулевое значение первого разряда ИС2 и значение старшего разряда ИС1 соответственно. На первом

35 выходе сумматора 3 формируется значение суммы, равное "1", Таким образом на инверсный вход элемента И 2 подается "0", а на второй вход — "1", что обеспечивает выдачу значения старшего разряда поды»теграль40 ной функции на выход 4.

Во втором такте с четвертого выхода генератора 7 подается сигнал на второй управляющий вход блока 1, обеспечивающий режим

"Запись", в котором полученное значение

45 суммы записывается в первом разряде, ИС2.

В третьем такте "0", считанный из блока

1 через элемент НЕ 8 и элемент задержки

9, поступает на установочный вход счетчика

10, что приводит к обнулению его содержи50 мого.

21алее цикл работы устройства повторяется.

Если из блока памяти в первом такте считывается "1", то значение подынтегральной функции не выдается»а выход 4, во втором такте значение переноса через элемент задержки 5 и элемент И 6 поступает на третий вход сумматора 3, так как с первого выхода генератора 7 в третьем такте»а инверсный вход элемента И б поступает "0".

Значение подынтегральной функции выдается полностью на выходную шину 4 в том случае, когда происходит переполнение содержимого ИС2.

По сравнению с известными быстродействие предлагаемого интегратора увеличивается в 3 — 4 раза.

Формула изобретения

Цифровой интегратор, содержащий блок памяти, первый разрядный выход которого соединен с первым прямым входом трехвходового элемента И, второй прямой вход которого соединен с первым выходом сумматора и вторым разрядным выходом блока памяти, инверсный вход трехвходового элемента И подключен к первому входу сумматора, второй выход которого через первый элемент задержки соединен с прямым входом двухвходового элемента И, инверсный вход которого соединен с первым выходом генератора и вторым входом сумматора, выход двух. входового элемента И подключен к третьему входу сумматора, отличающийся тем, что, с целью повышения быстродействия, в него введены счетчик, второй элемент задержки и элемент НЕ, причем вход элемента

НЕ соединен с первым выходом сумматора, а выход через второй элемент задержки— с установочным входом счетчика, управляющий вход которого соединен со вторым выходом генератора, выход счетчика подключен к адресному входу блока памяти, первый и второй управляющие входы которого соединены соответственно с третьим и четвертым выходами генератора.

Источники информации, принятые во внимание при.экспертизе

1. Шилейко А. В. Цифровые модели. М вЂ” Л., "Энергия", с. 27.

2. Авторское свидетельство СССР по заявке Х 2327397/18-24, кл. G 06 У 1/02, 1976.

698017

Составитель Н. Палеева

Техред Л.Алферова

Корректор 10.Màêàрп>з.;>

Редактор А. Кравченко

Тираж 780

11НИИПИ Государственного комитета СССР по делам изобретений и открытий

1!3035, Москва, Ж-35, Раушская наб., д, 4/5

Заказ 6562/16

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4