Цифровой интегратор

 

ОП ИСАН 739567

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 13.02.78 (21) 2578991/18-24 с присоединением заявки №вЂ” (23) Приоритет— (51) М. К .

G 06 J 1/02

Государственный комитет

СССР

Опубликовано 05.06.80. Бюллетень № 21

Дата опубликования описания 15.06.80 (53) УДК681 14 (088.8) по делам изобретений и открытий

А. Л. Гуревич, Л. А. Русинов, В. Н. Соколов, Н. А. Сягаев и В. Н. Чернышев (72) Авторы изобретения

Ленинградский ордена Трудового Красного Знамени технологический институт им. Ленсовета (71) Заявитель (54) ЦИФРОВОЙ ИНТЕГРАТОР

Изобретение относится к вычислительной технике и предназначено для автоматизации процесса обработки хроматографической информации.

Известны устройства, содержащие аналого-цифровой преобразователь, блок управления, регистр базисного сигнала и счетчик интеграла (1).

Недостатками известных устройств является то, что используемые в них цифровые следящие системы коррекции базисного сигнала либо сложны, либо их работа принципиально возможна только в сочетании с развертывающим преобразователем, отличающимся низкой помехоустойчивостью.

Наиболее близким по технической сущности к данному изобретению является цифровой интегратор, содержащий аналого-цифровой преобразователь, выполненный в виде развертывающего преобразователя, блок управления, счетчик интеграла и цифровой следящий корректор базисного сигнала (21.

Недостатком известного интегратора является то, что в нем следящий корректор базисного сигнала может работать только с аналого-цифровым преобразователем развертывающего типа, низкая помехоустойчивость преобразования которого приводит к понижению общей точности обработки сигналов в промышленных условиях.

Цель изобретения — повышение точности.

Поставленная цель достигается тем, что в цифровой интегратор, содержащий аналого-цифровой преобразователь, счетчик интеграла, блок управления, регистр, триггер, первый и второй элементы И, первые входы которых соединены соответственно с первым

10 и вторым выходами триггера, выходы первого и второго элементов И соединены соотве-.ственно с первым и вторым входами регистра, блок управления, выход которого соединен с третьим входом регистра и с

15 первым входом третьегб элемента И, выход которого подключен ко входу счетчика интеграла, второй вход третьего элемента И соединен с выходом первого элемента И, аналого-цифровой преобразователь выполнен интегрирующим, и в интегратор введен компаратор, причем первый вход компаратора соединен с выходом регистра, второй вход компаратора — с первым выходом аналого-цифрового преобразователя, второй и третий выходы которого подключены

739567 соответственно со вторыми входами первого и второго элементов И, третьи входы которых подключены к четвертому выходу аналого-цифрового преобразователя; входы триг "гера соединены соответственно с пятым выходом аналого-цифрового преобразователя и с выходом компаратора, выход первого элемента И соединен со входом блока управления.

На чертеже представлена блок-схема интегратора, который содержит интегрирующий аналого-цифровой преобразователь 1, 10 триггер 2, компаратор 3, регистр 4, элементы И 5 — 7, блок 8 управления, счетчик 9 интеграла.

Цифровой интегратор работает следую.= .--,.:,щим образом. Напряжение с выхода хрома- 11 тографа U поступает на преобразователь 1.

Цикл преобразования аналоговой величины

-. = ;--,в цифровую делится на три подтакта, причем

- время первого подтакта представляет собой

==-.-==. -половину цикла преобразования и равно сум..... ме второго и третьего подтакта. зо

Числовой эквивалент аналогового сигнала 11вх поступает на регистр 4 через управляемую компаратором 3 следящую систему (триггер 2, элемент И 5 или элемент И 6). Компаратор 3 сравнивает код базисного значения U6 сИгнала хроматографа, хранящийся в регистре 4, с текущим значением кода счетчика 9 и при равенстве этих кодов выдает сигнал на второй вход триггера 2, переводя последний в единичное состояние. Обратно в нулевое состояние триг- >6

rep 2 возвращается сигналом с выхода узла управления преобразователя 1 в начале каждого нового цикла преобразования.

В первый цикл преобразования значение кода Ug в регистре 4 равно нулю (т. е. U@, больше U ), и в начале второго подтакта этого цикла импульс с выхода компаратора 3 поступает на триггер 2, который открывает первый элемент И 5, разрешенный сигналом с выхода узла управления преобразователя 1. Тактовые импульсы с io генератора преобразователя 1 поступают через элемент И 5 на шину сложения регистра 4 базисного сигнала, выполненного реверсивным. Младшие разряды регистра 4 являются буферными, а код базисного сигнала U снимается со старших разрядов. Поэтому к началу второго цикла преобразования в регистре 4 будет записан код только части 1 . Сигнал с выхода компартора 3 придет позже, чем в первом цикле, число импульсов, поступивших в регистр 4 уменьшится и будет уменьшаться за счет того, что из текущего значения U будет вычитаться все увеличивающееся промежуточное значение Ug, из регистра 4, Отслеживание базисного сигнала кончается, когда Uya регистре 4 будет равным U . При этом сигнал на выходе коммутатора 3 появляется в момент окончания второго подтакта. Поступление импульсов в регистр 4 по шине сложения прекращается и возобновится только тогда, когда U станет больше

Ug из регистра 4.

При уменьшении входного сигнала (11вх меньше U6<) во время второго подтакта сигнал с компаратора 3 не поступает, и триггер 2 остается в нулевом состоянии, подавая .. разрешение на элемент И 6. В момент начала третьего подтакта сигнал с выхода узла управления преобразователя 1 открывает элемент И 6. Импульсы с генератора преобразователя 1 поступают по шине вычитания в регистр 4, уменьшая его содержимое, пока сигнал с компаратора 3 не установит триггер 2 в единичное состояние и запретит элемент И 6. Поступление импульсов по шине вычитаниг в регистр 4 замедляется в последующие циклы преобразования и прекращается при 1Хщ, равном U из регистра 4.

Слежение за базисным сигналом хроматографа осуществляется при отсутствии полезного сигнала (пика), что определяется блоком 8 управления. При обнаружейии пика начинается коррекция входного сигнала на базисный и интегрирование. Блок 8 запрещает поступление импульсов в регистр 4, где запоминается накопленное значение U .

Одновременно блок 8 открывает элемент И 7, через который с выхода элемента И 5 в счетчик 9 начинают поступать импульсы, представляющие собой числовой эквивалент разности U „-U .

Введение компаратора, т. е. создание новаго цифрового следящего корректора базисного сигнала, могущего работать с аналого-цифровым преобразователем интегрирующего типа, выгодно отличает данныи цифровой интегратор от прототипа, так как при повышении точности коррекции базисного сигнала происходит значительное уменьшение погрешности аналого-цифрового преобразования от действия шума и помех.

Формула изобретения

Цифровой интегратор, содержащий аналого-цифровой преобразователь, счетчик интеграла, блок управления, регистр, триггер, первый и второй элементы И, первые входы которых соединены соответственно с первым и вторым выходами триггера, выходы первого и второго элементов И соединены соответственно с первым и вторым входами регистра, блок управления, выход которого соединен с третьим входом регистра и с первым входом третьего элемента И, выход которого подключен ко входу счетчика интеграла, второй вход третьего элемента И соединен с выходом первого элемента И, отличающийся тем, что, с целью повышения точности, аналого-цифровой преобразователь выполнен интегрирующим, в интегратор введен компаратор, причем первый вход компаратора соединен с выходом регистра, второй вход компаратора — с пер739567

Составитель И. Палеева

Техред К. Шуфрич Корректор М. Коста

Тираж 751 Подписное

Редактор Н. Ахмедова

Заказ 2927/44

UHHHI1H Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП <Патент>, г. Ужгород, ул. Проектная, 4 вым выходом аналого-цифрового преобразователя, второй и третий выходы которого подключены соответственно со вторыми входами первого и второго элементов И, третьи входы которых подключены к четвертому выходу аналого-цифрового преобразователя, входы триггера соединены:соответственно с пятым выходом аналого-цифрового преобразователя и с выходом компаратора, выход первого элемента И соединен со входом блока управления.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 526904, кл. G 06 F 15/20, 1975.

2. Авторское свидетельство СССР № 460551, кл. G 06 J 3/00, 1972.