Цифровой интегратор

 

ничесная

Союз Советских

Социалистических

Республик

ОПИС ИЙ

ИЗОБРЕТЕНИЯ р1,732920

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 041177 (21) 2540021/18-2 4 с присоединением заявки М (23) Приоритет

Опубликовано 0505.80. Бюллетень М 17

Дата опубликования описания 0705.80 (51)М. Кл.2

G 06 Г 1/д2

Государственный кояитет

СССР по делая изобретении и открыти и (Ç) У4К 681.14 (088. 8) (72) Авторы изобретения

В.Ф, Гузик, Р.М. Крюков и И.М. Криноручко

Таганрогский:радиотехнический институт им. В.Д. Калмыкова (71) Заявитель (54) НИФРОВОЙ ИНТЕГРАТОР

Изобретение относится к вычислительной технике и предназначено для использования в цифровых интегри,рующих структурах.

Известен цифровой интегратор, содержащий регистр и сумматор подынтегральной функции, множительное устройство, регистр и сумматор остатка интеграла, схему выделения приращени я и восстан овлени я знака, коммутатор и схему блокировки знака (1).

Недостатком этого цифрового интегратора является отсутствие контроля за достоверностью функционирования, что очень важно при использовании цифровых интегрирующих структур в системах управления.

Известен также цифровой интегратор, содержащий входной блок, регистр и сумматор подынтегральной функции, блок умножения, регистр и сумматор остатка интеграла, выходной блок и стохастический переключатель., Один вход сумматора подынтегральной функции соединен с выходом регистра подынтегральной функции, второй вход через входной блок со входной клеммой приращений подынтегральной функции, а выходсо входом стохастического переключателя и входом регистра подынтегРаЛЬНОй ФУНКЦИИ е ВЫХОД KOTOPOrO соединен также со нторым входом стохастического переключателя, выход которого соединен со входом блока умножения, второй вход которого соединен со входной клеммой приращений переменной интегрирования, а выход — co входом сумматора остатка интеграла, второй вход которого соединен с выходом регистра остатка интеграла, а ныход - со входом регистра остатка интеграла и через выходной блок — с выходной клеммой,, интегратора (2) °

Недостатком его также является отсутствие контроля за достоверностью функционирования.

Пель изобретения — повышение достоверности функционирования интегратора путем нведения контроля llpoмежутОчных операций.

Поставленная цель достигается тем, что в цифровой интегратор, содержащий масштабный блок, сумматор подынтегральной функции, регистр подынтегральной функции, блок

732920

45

50 умножени я, сумматор остатка интеграла, регистр остатка интеграла, блок квантования, причем первый, вход сумматора поррянтегральной функции подключен к выходу регистра подынтегральной функции, первый вход блока умножения подключен к первому выходу сумматора подынтегральной функции, первый вход сумматора остатка интеграла подключен к выходу блока умножения, второй вход сумматора остатка интеграла подключен к выходу регистра остатка интеграла, вход блОка квантования подключен к первому выходу сумматора остатка интеграла, второй вход блока умножения является входом приращения переменкой интегрирования цифрового интегратора, вход масштабного блока является входом приращения подынтегральной функции цифрового интегратора, выход блока квантования является выходом цифрового интегратора, дополнительно введены блок свертки приращения подынтегральной функции, блок свертки подынтегральной функции, блок свертки остатка интеграла, блок коммутации, сумматор по модулю Й, счетчик по модулю 8. блок сравнения, причем вход блока свертки приращения подынтегральной функции подключен к выходу масштабного блока, второй вход сумматора подынтегральной функции подключен к первому выходу блока свертки приращения подынтегральной функции, вход блока свертки подынтегральной функции подключен к первому выходу сумматора подынтегральной функции, вход регистра подынтегральной функции подключен к первому выходу блока свертки подынтегральной функции, вход регистра остатка интеграла подключен к первому выходу блока свертки остатка интеграла, вход блока свертки остатка интеграла подключен к первому выходу сумматора остатка интеграла, первый, второй, третий, четвертый, пятый, шестой, седьмой входы блока коммутации подключены соответственно ко второму выходу блока свертки приращения подынтегральной функции, второму выходу сумматора подынтегральной функции, второму выходу блока свертки подынтегральной функции, первому выходу сумматора подынтегральной функции, второму выходу сумматора остатка интеграла, второму выходу блока свертки остатка интеграла, первому выходу сумматора остатка интеграла первый вход сумматора по модулю подключен к первому выходу блока коммутации, вход счетчика по модулю Й подключен ко второму выходу блока коммутации, первый и второй входы блока сравнения подключены соответственно к выходу сумматора по модулю ct и вы5

t0

t5

ЗО

40 ходу счетчика по модулю б, восьмой вход блока коммутации и второй вход сумматора по модулю Н объединены со вторым входом блока умножения, выход блока сравнения является выходом контроля цифрового интегратора.

На чертеже представлена блок-схема цифрового интегратора. цифровой интегратор содержит масштабный блок 1, блок 2 свертки приращения подынтегральной функции, блок 3 коммутации, сумматор 4 подынтегральной функции, регистр 5 подынтегральной функции, блок б свертки подынтегральной функции, блок 7 умножения, сумматор 8 остатка интеграла, регистр 9 остатка интеграла, блок 10 свертки остатка интеграла, блок 11 квантования, сумматор 12 по модулю Я, блок 13 сравнения, счетчика 14 по модулю

Я, вход 15 приращения подынтегральной функции, вход 16 приращения переменной интегрирования, выход 17 контроля, выход 18 интегратора. цифровой интегратор работает следующим образом.

На входы 15 и 16 интегратора в каждом шаге интегрирования подаются одноразрядные приращения a„v и подынтегрзльной функции и переменной интегрирования соответственно. В масштабном блоке 1 приращения А, V масштабируются и поступают на вход блока 2, в котором происходит образование контрольной характеристики величины ы „ч . С выхода блока 2 приращение ьку поступает на вход сумматора 4, на второй вход которого с регистра 5 поступает значение подынтегральной функции (к-1), вычисленное на предыдущем шаге интегрирования. В результате выполнения операции суммирования получается новое значение подынтегральной функции: к= (к-л)+ <к где к — шаг интегрирования.

Новое значение подынтегральной функции ук с первого выхода сумматора 4 поступает на вход блока умножения 7 и через блок б, в котором происходит образование контрольной характеристики подынтегральной .функции v« H a регистра 5. На второй вход блока умножения 7 поступают одноразрядные приращения переменной интегрированияа х со входа 16 приращения переменной интегрирования. Результат умножения значения ч „на приращение а х с выхода блока 7 поступает к на вход сумматора 8 остатка интеграла, на второй вход которого поступает из регистра 9 значение остатка интеграла Ьо (к- ) прецыдущего шага интегрирования.

Йолученное в сумматоре 8 значение неквантованного приращения ин732920

10 откуда (9) теграла л1з поступает на вход блока 10 и на вход блока 11 квантования. В блоке 10 происходит выделение нового значения остатка интеграла Бок, которое поступает в регистр 9, и происходит образование контрольной характеристики остатка интеграла. В блоке 11 происходит. выделение квантованногD приращения интеграла а„ на выход интегратора 18.

Для проведения контроля эа достоверностью функционирования интегратора необходимо на каждом шаге интегрирования проводить контроль хранения и передачи кодовой информации в регистрах 5 и 9 и контроль выполнения арифметических операций в сумматорах 4 и 8 и блоке 7. С этой целью запишем все выполняемые в интеграторе арифметические операции в виде одной общей

К (к- ) к ) Z о(-„> и будем производить контроль за выполнением не отдельных арифметических операций, а этой общей операции. Для обеспечения наибольшей достоверности контроля будем исполь эовать контроль по модулю д .

Так как приращение переменной интегрирования a„к может принимать знакак система кодирования приращений тернарная), то в зависимости от значения эта общая операция, подлежащая контролю и соответственно алгоритм контроля будет принимать раз" ный вид.

Рассмотрим все три случая.

Значение <

Q ф-4-(и )(това)1(п оа а), где Ма — количество единиц в коде двоичного числа.

Тогда контрольные характеристики трех слагаемых будут иметь вид 4,„„= -1-(Nv(,))(об ))(a б); (3) ч, „=(1- -(„„ )(moa a))(oa a); (4)

Оэ < )= Ь-<-((з („>)(boa ag)(mope). (5)

В соответствйи с правилом,справедливым при сложении чисел в двоичной системе исчисления, известно, что (а (1ь= ct 4 пер, (б) где N и Nb — количество единиц в кодах чисел а и Ь, à Nc и М ер количество единице в сумме и переносе, тогда в нашем случае

ct Nэо(к-<) с ее2 (8) где Nc и Мпер. — количество единиц

1 в сумме и переносе сумматора 4 подынтегральной функции;

Nc и Ыпер количество еДиниЦ г 2 в сумме и переносе сумматора 8 остатка интеграла.

Подставим значение N „ из выражения (8) в выражение (7), получим

Й +М М +К -м, ф (к-t) a„v с w e "4î(ê-л) ) 4ер g,, тогда

М +й +К

"(к-t) a„v Бо(к-<) czР" яер nee, °

25 (с " " (к- )М -i- (,„Д+(д- -й,))+

t(8-Зд) -(Мс t)t„eð +Мщер1.

Переходя от выражения для чисел

30 к выражению для их остатков по мо.дулю, получаем (п,оч g)t р i g )(mo5d)t

t(8-3-й „„))(rnoB 5)t

+(3- Зц) (moO ))(moal Й, =

=Dacoit anent t>news)l(oa 61 откуда

$q„ tg +(„„1 (3-3B}(moo d)=, L (Nce+Éïeð+Ìпер ) 1 105 Й), Полученное выражение позволяет производить контроль выполнения общей операции (1) в случае, если

50 бкК=+ 1.

В этом случае, так как на вход блока 3 коммутации по входу 16 поступает значение лкх = + 1, то полученные в соответствии с выражения55 ми (3), (4), (5) в блоках 2, 6, 10 контрольные характеристики 0у(к ), . Ч к, Й оЖ-л), поступают через блок 3 на входы сумматора 12, а сумма и перенос с первого и второго

@ выходов сумматора 8 и перенос со второго выхода суМматора 4 поступают через блок 3 в счетчик 14 °

Сумматор 12 предварительно устанавливается поступающим с входа 16

65 значением дквп= + 1 в исходное сос732920 ьо(к-л) лл,)„„=n-и,,, гояние (3-Зс3) (moQ б ) и производит вычисление суммы контрольных характЕрИСтИК (4 V(-л), Q KY т.е. реализует левую часть контрольного выражения(9),Счетчик 14 по модулю д производит подсчет по модулю

cl количества единиц в сумме и переносе, поступающих из сумматора 8 и в переносе, поступающем из сумматора 4, т,е. реализует правую часть контрольного выражения (.9) . Полученные в результате вычислений контрольная характеристика выражения (2) в сумматоре 12 и проверочная характеристика в счетчике 14 сравниваются в блоке 13 и в случае их несовпадения блок 13 выдает сигнал сбоя на выход контроля 17. Так производится контроль выполнения арифметических операций в цифровом интеграторе в случае ь„х = + 1.

Для того, чтобы при этом одновременно производился контроль хранения и передачи кодов в регистрах

5 и 9, контрольные характеристики подынтегральной функции ()у(к-л)и остатка интеграла Q 5о (к-4) вычисляются перед занесением их в регистры и хранятся в течение всего шага решения в блоках 6 и 10, тогда в случае искажения информации при хранении и передаче в регистрах 5.и 9 проверочная характеристика в счетчике 14 будет иметь неверное значение и блок 13 выдает сигнал сбоя.

Во втором случае значение

Акх = — 1, тогда контролируемая общая операция (1) будет иметь вид. к М- )+ Ф+") о(к-4) = (10) (к-л) к поп+ о(-л), где ) у(„л) + ь „у) доп — дополнительный код суммы У(к 4) и s„v . В соответствии с выражением (6) запишем

) у(к-л)+((ку с л (" л (11) с д (к 1 net . (12) Но образование дополнительного кода в цифровом интеграторе при умножении нового значения подынтегральной функции на -1 производится инвертированием значения подынтегральной функции с добавлением единицы в младший разряд при суммировании со значением остатка в сумматоре 8, тогда где n - количество разрядов в регистре "подынтегральной функции .

Подставим значение (Ncgäîn в ис. ходиОе выражение (12), получим

A-N +(+ Nc () )4 + N

В получившееся выражение подставим значение Nc из выражения (11), тогда и Я у h, у 4)1яерлл "4 Йзо(к-л) Nc л) o

Л- -и„(„„) (а- -,„„И - - ..(„.„у (и+ г )=) 1с +)) ею )сверл

Переходя от выражения для чисе @ к выражению для их остатков, полу. чаем:

Ва-(-Ny(„„))(mod ж.(а- -, )x

<а а -(а- -н,„„,)) °, (5 (mo56$+(nw2-а)(ааф„д Q) С пер пела ) "ло ) (() у ) л a„v Qc (к ()< (и 2-Cl)(mom Йф (Гпод (3 ) = (Nc N gee 8nep )(,пюс(<Ъ)

Получившееся выражение позволит контролировать выполиение арифметических операций в интеграторе в случае, если а „х = — 1.

Контроль достоверности функционирования цифрового интегратора в этом случае производится так же, как и в первом случае, когда ькк = + 1, за тем исключением, что через блок .3 коммутации. на входы сумматора 12 подаются контрольные характеристики Яу(к „),(л ку и (-Qs0(- ) ), а на вход счетчика

14 Йс Anent и -Nnee4 и сумматор

12 устанавливается в исходное coc" тояние

4О (г-ь)(л а).

B третьем случае ьк х О, тогда контролируемая операция (1) распадется на две операции: а) вычисление нового значения подынтегральной функции к (к-4) к б) передача инфорМации в регистре 9 остатка интеграла ок - o(к — л) °

В соответствии с выражением (6) запишем

Ю у(к- л) ь ку с, neo 4.

Объединим эти два равенства, тогда

ИУ(К-Л) К лЗО<К-Л) Сл ФЕКЛ+ Са бО (a- <-И,,„, 4(а-4-И „,)+(а-<-М („„))

732920

Переходя от выражения для чисел к выражению для их остатков, получаем (Q у к-i) 4 а „v ц ® к- «1+ (Ъ вЂ” 3 М snoot ol) x г (maal ) =(-(N< + Й ++ („„од d)

Получившееся выражение позволит контролировать выполнение арифметических операций в интеграторе в случае, если Ь, Х= О.

Контроль эа достоверностью функционирования в этом случае производится так же, как и в первом случае, эа тем исключением, что через блок 3 на вход счетчика 14 подаются сумма и перенос с первого и второго выходов сумматора 4 и сумма с первого выхода сумматора 8 и сумматор

12 устанавливается в исходное состояние (3-3Й) юона d.

Подобная организация контроля в интеграторе позволяет производить контроль по п оЭЗпри затратах оборудования составляющих 15%, а контроль по mod 7 при затратах оборудования 25Ъ .

Формула изобретения

Пифровой интегратор, содержащий масштабный блок, сумматор подынтегральной функции, регистр подынтегральной функции, блок умножения, сумматор остатка интеграла, регистр остатка интеграла, блок квантования, причем первый вход сумматора подынтеграЛьной функции подключен .к выходу регистра подынтегральной функции, первый вход блока умножения подключен к первому выходу сумматора подынтегральной функции,пер- вый вход сумматора остатка интеграла подключен к выходу блока умножения, второй вход сумматора остатка интеграла подключен. к выходу регистра остатка интеграла, вход блока квантования подключен к первому выходу сумматора остатка интеграла, второй вход блока умножения является входом приращения переменной интегрирования цифрового интегратора, вход масштабного блока является входом приращения подынтегральной функции цифрового интегратора, выход блока квантования является выходом цифрового интегратора, отли чающий ся тем, что, с целью повышения достоверности функционирования путем введения контроля .промежуточных операций, в него введены блок свертки приращения подынтегральной функции, блок свертки подынтегральной функции, блок свертки остатка интеграла, блок коммутации, сумматор по модулю (3 счетчик по модулю д, блок сравнения, причем вход блока свертки .приращения подынтегральной функции подключен к выходу масштабного блока, второй вход сумМатора подынтегральной функции подключен к первому выходу блока свертки приращения подынтегральной функции, вход блока свертки подынтегральной функции подключен к пер20 вому выходу сумматора подынтегральной функции, вход регистра подянтегральной функции подключен к первому выходу блока свертки подынтегральной функции, вход регистра ос75 татка интеграла подключен к первому выходу блока свертки остатка интеграла, вход блока свертки остатка интеграла подключен к первому выходу сумматора остатка интеграла, первый, второй, третий, четвертый,пятый,шестой, седьмой входы блока коммутации подключены соответственно ко второму выходу блока свертки приращения -подынтегральной функции, . второму выходу сумматора подынтегральной функции, второму выходу блока свертки подынтегральной функции, первому выходу сумматора подынтегральной функции, второму выходу сумматора остатка интеграла, второму выходу блока свертки остатка интеграла, первому выходу сумматора остатка интеграла, первый вход сумматора по модулю 5 подключен к первому выходу блока коммутации, вход счетg5 чика по модулю с3 подключен ко второму выходу блока коммутации, первый и второй входы блока сравнения подключены соответственно к выходу сумматора по модулю at,è выходу

gp счетчика по модулю at, восьмой вход блока коммутации и второй вход сумматора по модулю «3 объединены со вторым входом блока умножения, выход блока сравнения является выхо дом контроля цифрового интегратора, Источники информации, прйнятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 328482, 4 Об J 1/02, 1972.

2. Авторское свидетельство СССР и в 357570, Я 06 4 7/18, 1972 (прототип) .

Составитель А. Шмид

Редактор О. Колесникова Техред M.Петко Корректор А, Гриценко

Эакаэ 1556/12 Тираж 751 Подписное

llHHHIlH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4