Вычислительное устройство цифровой интегрирующей структуры

 

М

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

„„703840

Союз Советскик

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свмд-ву (22) Заявлено 220877(2I) 2518573/18-24 с присоединением заявки N9— (23) ПриоритетОнублмковамо 151279. бюллетень N 46 (51)М. Кл.

G 06 Х 1/02

Государственный комнтет

СССР по дмам Йобретеннй н открытнй (53) УДКВ81. 325. .59 (088.8) Дата опублмковамия описаммя 17.1279

В. Ф. Гузик, Р, М. Крюков и И. М. Криворучко (72) Авторы изобретения (71) ЗаяммтЕЛЬ Таганрогский радиотехнический институт имени

B. Д. Калмыкова (54 ) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ЦИФРОВОЙ

ИНТЕГРИРЯОЩЕЙ СТРУКТУРЫ

Изобретение относится к вычислительной технике.

Известно вычислительное устройство (1), содержащее регистр и сумматор 5 подынтегральной функции, регистр н сумматор остатка интеграла, узел умножения, узел масштабирования, узел выделения выходных приращений, два .

:элемента задержки, регистр хранения

;кода операции, узел выполнения опера1 ии ограничения, узел выполнения знаковой функции и узел настройки решающего блока.

Недостатком этого вычислительно- го устройства является то, что при решении задач на цифровых интегрирующих структурах (ЦИС), построенных. на его основе, возникает необходимость предварительного масштабирования задач, а это самый трудоемкий этап подготовки задач к решению на

ЦИС. Кроме того его недостатком является невысокая точность вычислений.

Из известных вычислительных устройств наиболее близким по технической сущности к изобретению является вычислительное устройство, описанное в (2).

Оно содержит сумматор входных приращений, входы которого соединены с 30

2 входом устройства и выходом узла масштабирования, а выход -. rо входом сумматора подынтегральной функции, второй вход которого соединен с выходом регистра подынтегральной функции, вход которого соединен с выходом узла масштабирования, выход сумматора подынтегральной функции соединен со входом узла умножения, второй вход которого соединен с входом переменной интегрирования, а выход — со входом сумматора остатка интеграла, второй вход которого соединен с выходом регистра остатка интеграла,.а выход сумматора остатка интеграла соединен со входом узла выделения выходных .приращений.

Недостатком данного устройства является то, что при решении задач на ЦИС, построенных на его основе, возникает необходимость предварительного масштабирования задач, что требует больших затрат времени квалифицированных программистов и снижает эффективность использования цифровой интегрирующей структуры, производительность и точность.

Целью изобретения является повышение производительности и точности, что достигается тем, что в устройст703840 во, содержащее сумматор входных приращений, входы которого соединены, соответственно, с первым входом устройства и с первым выходом узла масштабирования, выход сумматора входных " " йрйращений соединен с первым входом сумматора подынтегральной функции, второй вход которого соединен с выходом регистра подынтегральной функции, первый вход которого соединен со вторЫм" выход(ж узла масштабирования, выход сумматора подынтегральной функпии соединен с первым входом узла умножения, второй вход которого сое- динен со вторым входом устройства, выход узла умножения соединен с первым входом сумматора остатка интегра- 15 ла, втдрой вход которого соединен с выходом регистра остатка интеграла, выход сумматора остатка интеграла"соединен со -входом узла вйделения вы:ходных приращений, введены пересчет- 10 ный узел;" узлы формирования "сигнала

"нормализации, два счетчика и "элемент

ИЛИ, выход которого соединен с первым выходом устройства, вход первого узла формирования сигнала нормализации 25 соединен с выходом сумматора подынтег ральной функции, выходы —. сое1(ййФйы, соответственно, с-"первым входом узла масштабирования и со вторым входом" регйстра подынтегральной функции, 3Q вход второго узла формирования сигнала нормализации соединен с выходом сумматора" остатка интеграла; выходы—

-соединены, соответственно, со вторым входом узла масштабирования и с пер- 35 вым входом регистра остатка интеграла,.

"входы "первого счетчика соединены, соответственно, с третьим входом устройства и со вторым выходом узла масштабирования, входы пересчетного уз- 4О ла соединены, соответственно, с первым входом устройства, с третьим выходом узла масштабирования и с Выходом первого счетчика, выходы пересчетного узла подключены; соответственно, кд второму выходу устройства и к третьему Входу узла МасШтабироэаНИЯ,-:---Входы второго счетчика соединены соответственйо со вторым входом устройства и с четвертым выходом узла масштабирования, выход — подключен к чет. вертойу входу узла масштабирования, Входы" элемента ИЛИ соединены с пятым выходом узла масштабирования, с первым выходом узла выделения выходных приращений и с выходом первого счетчйка, третий вход регистра подынтегральной функции соединен с третьиь входом .устройства, второй вход регистра остатка интеграла подключен к шестому выходу узла масштабирова- 6О ния, пятый и шестой вмдды которого соединены, соответственно, со вторым

Выходом узла выделения выходных при- ,ращений и с четвертым Входом устрой,"тва, седьмой выход узла масштабиро- 65 вания подключен к третьему выходу устройства.

Схема предлагаемого вычислительного устройства представлена на чертеже и содержит сумматор 1 входных приращений, сумматор 2 подынтегральной функции, регистр 3 подынтегральной функции, узел 4 формирования сигнала нормализации, узел 5 умножения, сумматор 6 остатка интеграла, регистр 7 остатка интеграла, узел 8 формирова нйя сигнала нормализации, узел 9 выделения выходных приращений, счетчик .10, пересчетный узел 11, узел 12 масштабирования., счетчик 13, элемент 14 ,ИЛИ, входы 15, 16, 17 устройства„ выход 18, вход 19, выходы 20, 21 устройства.

Устройство работает следующим об разом.

-Перед началом-вычислений со входа, 17 вводятся в двоичном коде начальные данные мантиссы подынтегральной функции — в регистр 3 и двоичного порядка подынтегральной функции — в счетчик

10;

Поопе Ввода начальиых данНых ВО Все вычислительные устройства ЦИС начинается "второй этап — этап обмена масштабной информацией. В вычислительном устройстве ЦИС выполняется следующее основное масштабное соотношение:

1ъу Ф 6 „,„ - Ф „з, ()) ! где m †. двоичный порядок подынтеграль J ной функции;

m — двоичный порядок приращения, переменной интегрирования; щ — двоичный порядок приращения интйграла.

Но так как на начальном этапе после ввода начальных данных значение

m .0, то в этом случае для вычисли,тельного устройства ЦИС основное масштабное соотношение примет вид: m

У вЂ” Alga a

На этом этайе двоичный порядок подынтегральной функции считывается последовательным кодом со счетчика 10 и поступает на вход узла 11 и, как значение двоичного порядка приращений интеграла, через элемент 14 ИЛИ вЂ” на выход 21. В зависимости ст структурнбй схемы решаемой задачи двоичный порядок приращения интеграла. данного К-ro вычислительного устройства поступает на вход 15 или 16 последующих " вычислительных устройств ЦИС. Одновременно на входы 15 и 16 данного g-го вычислительного устройства поступают двоичные порядки приращений интеграЛОВ С ВЫХОДОВ 21 предыдущих вычислительных устройств.

Если дВОичныЙ порядок приращения интеграла поступает на вход 16 данного вычислительного устройства, то он являетСя двоичным порядком прираще 703840

6 ния переменной интегрирования и заносится в счетчик 13.

Если же двоичные порядки приращений интеграла поступают на вход 15, то они являются двоичными порядками приращений подынтегральной функции и поступают на вход узла 11, на вход которого одновременно поступает величина Il (количество числовых разрядов регистра подынтегральной функции).

В узле 11 происходит вычисление разности двоичных порядков подынтегральной функции и приращения подынтегральной функции для определения величины сдвига приращения относительно разрядной сетки регистра 3 подынтег" ральной функции.

Полученная величина сдвига для каждого входа заносится в соответствующий масштабный счетчик узла 11.

Тогда при величине сдвига, равной нулю, входное приращение будет суммироваться с младшим разрядом мантис. сы подынтегральной функции.

После этапа обмена масшТабной информацией выполняется третий этап— этап начального масштабирования. На этом этапе устанавливается заданный шаг решения, производится нормализация мантисс подынтегральной функции и отрабатываются в нуль порядки приращений переменной интегрироваяия, ЭО для того, чтобы можно было выполнять арифметические операции так же, как и в вычислительном устройстве с фиксированной запятой.

При выполнении этого этайа на вход 35

16 тех вычислительных устройств ЦЙС, на которые в соответствии со структурной схемой задачи подается машинная переменная, поступает m<и,,= -а (при шаге решения at = 2 с ) и заносится в счетчик 13. После этого узел мас- штабирования 12 включает алгоритм автоматического масштабирования. В этом алгоритме можно выделить 3 уровня.

На первом уровне отрабатцйается в . нуль порядок приращения переменной интегрирования. В этом случае узел 12 производит анализ поступающего из счетчика 13 значения. Если это зяаче- 5О

-ние больше нуля, а из узла 4 посту-. .пает сигнал о том, что мантисса подынтегральной функции не нормаливована, то в соответствии с основным масштабным соотношением (1) узел 12 выдает управляющие сигналы на входы ,счетчика 10, регистра 3, счетчика 13 и узла 11, при которых мантисса подынтегральной функции сдвигается влево на один разряд, порядок подынтегральной функции уменьшается на едини- 60 цу, значения в узле 11 увеличиваются на единицу, а порядок приращения переменной интегрирования уменЪшается яа единицу. Все эти действия выпблняются до тех пор, пока значеяие по- 65 рядка приращения переменяой интегрирования не станет равным нулю или пока из узла 4 не поступит сигнал, что мантисса подынтегральной функции нормализована.

Если из узла 4 поступит сигнал о том, что мантисса подыятегральной функции нормализована, а значение порядка приращения переменной интегрирования будет все еще больше нуля, то узел масштабирования 12 выдаст управляющие сигналы на входы счетчика 13, регистра 7 и через элемент ИЛИ на выход 21. При этом значение порядка приращения переменной интегрирования уменьшается на единицу, мантисса остатка интеграла сдвигается вправо на один разряд и на выход 21 выдается +1, которая свидетельствует об увеличении порядка приращения интеграла на единицу. Эта единица поступает с выхода 21 в соответствии со структурной схемой задачи на входы узлов 11 или счетчиков 13 последующих вычислительных устройств. Все эти действий выполняются до тех пор, пока значение порядка приращения переменной интегрирования не станет рав- ным нулю.

Если же значение порядка приращения переменной интегрирования меньше нуля, то узел 12 производит анализ обратного масштабного сигнала со входа 19. На вход 19 данного вычислительного уст-: ройства поступают масштабные сигналы с выходов 18 тех последующих вычислительных устройств, входы 15 которых соедййены с выходом данного вычислительного устройства. Этот сигнал осуществляет контроль за выходом приращения за младшие разряды мантиссы подынтегральной функции. И если хотя бы в одном из последующих устройств, соединенных с данным, появится этот сигнал, то он поступит на вход

19 и на вход узла 12 данного устройства.

Если же масштабный сигнал на входе

19 отсутствует, из узла 8 поступает сигнал, что остаток интеграла не нормализован, а порядок приращения меньше нуля, то узел 12 выдает управляющие сигналы на входы счетчика 13, регистра 7 и через элемент ИЛИ на выход

21. При этом значение порядка приращения переменной интегрирования увеличивается на единицу, мантисса остатка интеграла сдвигается влево на один разряд и на выход 21 выдается -1, которая поступает йа входы узлов 11 или счетчиков 13 последующих вычислительных устройств. ace эти действия выполняются до тех пор,пока значение порядка приращения переменыой интегрирования не станет равным нулю или на выходе 19 не появится масштабный сигнал, или из узла 8 поступит сигнал о том, что мантисса остатка интеграла нормализована.

703840

Если из узла 8 поступает сигнал. о том,,что мантисса остатка интеграла нормализована или на входе 19 появится масштабный сигнал, а значение порядка приращения будет все еще меньше руля, то узел 12 выдаст управляющие 5 сигналы на входы счетчиков 10 и 13, регистра 3 и узла 11. При этом двоичный порядок подынтегральной функции увеличится на единицу, мантисса подынтегральной функции сдвигается на

-один разряд вправо, значения в узле

11 уменьшатся на единицу, а значение порядка приращения переменной интегрирования увеличится на единицу. Все эти действия повторяются до тех пор, пока значение порядка приращения пере. менной интегрирования не станет равным нулю.

После отработки в нуль порядка приращения переменной интегрирования выполняется второй уровень алгоритма автоматического масштабирования, на . ко гором производится нормализация мантисс подынтегральной функции.

Узел 12 масштабирования производит анализ, значений масштабных счетчиков узла 13 и, если эти значения больше n-=l, а также узлы 4 и 8 выдают сигналы о том, что мантиссы подынтегральной функции и остатка интеграла не нормализованы, и на входе 19 отсут- О ствует обратный масштабный сигнал, узел 12 выдает управляющие сигналы в счетчик 10, регистры 3 и 7, в узел

11 и через элемент 14 ИЛИ на выход 21;

При этом мантиссы подынтегральной 35 функции и остатка интеграла сдвигаются на один разряд влево, значения порядка подынтегральной функции и по рядка приращения интеграла уменьшают ся на единицу, а значения в узле 11 4О увеличиваются.на единицу. Эти действия продолжаются до тех пор. пока хотя бы одно из вышеперечисленных условий перестанет выполняться.

После этого проверяется выполнение 45 условий первого уровня, т.к. при нормализации значение порядка приращения перем .:нной интегрирования может измениться, и, после выполнения условий перво"о и второго уровня осуществляет-5О ся переход к третьему уровню алгоритма, на котором производится контроль за выходом приращений за старшие раз- ряды мантиссы подынтегральной функции в данном вычислительном устройстве и за мЛадшие разряды в .следующем

В этбм случае при наличии управляющего сигнала из узла ll или при наличии обратного масштабного сигнала на входе 19 узел 12 выдает управляющие сигналы в счетчик 10, узел ll, регистры 6О

3 и 7 и через элемент 14 ИЛИ на выход

21. При этом мантиссы подынтегральной функции и остатка интеграла сдвигают ся на один разряд вправо, порядок подынтегральной функции увеличивается на 6единицу, значения в узле ll уменьшаются на единицу, а значение порядка при ращения интеграла увеличивается на единицу, что осуществляется подачей на выход 21 значения +1, которая поступает либо в узел 11, либо в счетчик 13 последующих вычислительных устройств. Эти действия продолжаются до тех пор, пока исчезнут сигналы и из узла 11, и на входе 19.

После выполнения третьего уровня алгоритма снова проверяется выполнение масштабных условий первого и второго уровня и, после выполнения масштабных условий на всех уровнях, узел 12 выдает сигнал об окончании масштабирования на выход 20. После окончания масштабирования во всех вычислительных устройствах ЦИС начинается этап выполнения арифметических операций.

На этом этапе одноразрядные приращения поступают со входа 15 на вход сумматора 1. Узел 12 производит подсчет количества сдвигов мантиссы и при совпадении количества, сдвигов со значением масштабных счетчиков узла 11 выдает управляющий сигнал на вход сумматора 1, который разрешает суммирование соответствующих входных приращений

Сумма приращений с выхода сумматора 1 поступает на вход сумматора 2, на другой вход которого поступает мантисса пбдынтегральной функции. Полученное. новое значение мантиссы подынтегральной функции с выхода сумматора 2 поступает на вход узла умножения 5 и через узел 4 на вход регистра 3. В узле 5 происходит умножение мантиссы подынтегральной функции на приращение переменной интегрирования, поступающее со входа 16 на вход узла 5. Полученное в результате умножения неквантованное приращение интеграла поступает на вход сумматора 6, на второй вход которого поступает значение остатка интеграла предыдущего шага решения с выхода регистра 7. Полученная в сумматоре 6 сумма поступает в узел

9 и через узел 8 на вход регистра 7.

Узел 9 производит квантование этой суммы и выделение выходных приращений через элемент 14 ИЛИ на выход 21.

После выполнения математических операций производится контроль регистра 3 подынтегральной функции узлом

4 и, в случае его переполнения, узел

4 выдает соответствующий сигнал в, узел 12, который выдает управляющие сигналы для отработки переполнения в счетчик 10,регистры 3 и 7, узел 11 и через элемент 14 ИЛИ на выход 21.

При этом происходит сдвиг вправо на один разряд мантисс подынтегральной функции и остатка интеграла, уменьшение на единицу значений в узле.11 и увеличение на единицу. порядка подынтегральной функции и порядка приращения интеграла.

703840

После обработки переполнения начинается этап масштабирования. На этом этапе из узла 9 на вход узла 12 поступает сигнал, свидетельствующий либо о наличии, либо об отсутствии выходного приращения, полученного после выполнения математических операций. В случае, если поступает "сигнал об отсутствии выходного приращения,то это свидетельствует, о том, что значения мантисс подынтегральной функции и остатка интеграла не нормализованы и узел 12 включает алгоритм автоматического масштабирования, причем апгоритм включается сразу со второго уровня, на котором осуществляется нормализация, а далее работа алгоритма аналогична работе этого же алгоритма на этапе начального мас. штабирования, которая описана выше. ,:После окончания масштабирования узел

12 выдает сигнал на выход 20.

В случае же, если из узла 9 по.ступает сигнал о наличии выходного приращения, то изменение масштабных соотношений в данном вычислительном устройстве не происходит и узел 12 выдает на выход 20 сигнал об окончании масштабирования.

После проведения масштабирования во всех "вычислительных устройствах,. в которых отсутствовали выходные приращения, начинается снова этап выполнения арифметических операций, и далее этапы выполнения арифметических операций, обработки переполнения и масштабирования повторяются.

Формула изобретения

Вычислительное устройство цифровой интегрирующей структуры, содержащее сумматор входных приращений, входы которого соединены соответственно с первым входом устройства и с первым выходом узла масштабирова- ния, выход сумматора входных приращений соединен с первым входом сумматора подынтегральной функции, второй вход которого соединен с выходом регистра подынтегральной функции, пер-.. вый вход которого соединен co âòoðûì выходом узла, масштабирования, выход . сумматора подынтегральной функции .соединен с первым входом узла умножения, второй вход которого соединен со вторым входом устройства, выход узла умножения соединен с первым ,входом сумматора остатка интеграла,,второй вход которого соединен с выходом регистра остатка интеграла, выход сумматора остатка интеграла соединен со входом узла выделения выход- ных приращений, о т л и ч а ю щ е е с я тем, что, с целью повышения,про= изводительности и точности за счет автоматизации этапа масштабирования, в него введены пересчетный узел, узлы формирования сигнала нормализации, 5 два счетчика и элемент ИЛИ, выход которого соединен с первым выходом устройства, вход первого узла формирования сигнала нормализации соеди-.: нен с выходом сумматора подынтегральной функции, выходы †.соединены соот- . ветственно с первым входом узла масштабирования и со вторым входом регистра подынтегральной функции, вход второго узла формирования сигнала нормализации соединен с выходом сумматора остатка интеграла, выходы — соединены соответственно со вторым входом узла масштабирОвания и с.первым входом регистра остатка интеграла, входы первого счетчика соединены соответственно с третьим входом устройства и со вторым выходом узла масштабирования, входы пересчетного узла соединены соответственно с первым входом устройства, с третьим выходом узла

25 масштабирования и с выходом первого счетчика, выходы пересчетного узла подключены соответственно ко второму выходу устройства и к третьему входу узла масштабирования, входы второго 30 счетчика соединены соответственно со вторым входом устройства и с четвертым выходом узла -масштабирования, выход — подключен к четвертому входу узла масштабирования, входы эле 35 мента ИЛИ соединены с пятым выходом

:узла масштабирования, с первым выходом узла выделения выходных приращений и с выходом первого счетчика, третий вход регистра подынтегральной функции соединен с третьим входом устройства, второй вход регистра остатка интеграла подключен к шестому выходу узла масштабирования, пятый и шестой входы которого соединены соответственно со вторым выходом узла выделения выходных приращений и с чет вертым входом устройства, седьмой выход узла масштабирования подключен . к третьему выходу устройства.

50 Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 551669, кл. G 06 J 1/02, 1974.

2. Гузик В. Ф., Крюков Р. N., Веников A. К. Вычислительное УстРойство параллельной цифровой интегриующей машины. Сборник Цифровые моЬ дели и интегрирующие . структуры .

Труды Межвузовской научной конферен ции по теории и принципам построения

6О цифровых моделей и цифровых интегрирующих машин. Таганрог, 1970, стр. 507 — 517 (прототип).

Составитель A. Жеренов

Редактор М. Минаев Техред Н.Вабурка Корректор Е.Лука

Заказ 7775/43 Тираж 780 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4