Вычислительный преобразователь информации

 

Изобретение относится к вычислительным преобразователям информации и может быть использовано как вычислительное устройство, работающее в реальном масштабе времени в различных системах управления, устройствах обработки сигналов, дисперсионного и корреляционного анализа нецентрированных случайных величин и процессов. Целью изобретения является расширение функциональных возможностей преобразователя за счет реализации алгебраических , дифференциальных и интегральных преобразований суммы и разности таблично заданных функций и операций дисперсионного и корреляционного анализа. Вычислительный преобразователь содержит две группы вычис/4 с (Л Фиг.г

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„$0„„,)ДОДД А1 (50 4 С 06 1 1 00

1 т

ОПИСАНИЕ ИЗОБРЕТЕНИЯ "

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ йаg

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3934281/24-24 (22) 12.07.85 (46) 15.08.87. Бюл. № 30 (72) Н.В.Алипов, А.В.Григорьев и А.И.Тимченко (53) 681.3 (088.8) (56) Смолов В.Б. Микропроцессоры и микропроцессорные системы. М.: Радио и связь, 1981, с.320.

Авторское свидетельство СССР № 1176351, кл. G 06 J 1/00, 1985. (54) ВЫЧИСЛИТЕЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ

ИНФОРМАЦИИ (57) Изобретение относится к вычислительным преобразователям информации и может быть использовано как вычислительное устройство, работающее в реальном масштабе времени в различных системах управления, устройствах обработки сигналов, дисперсионного и корреляционного анализа нецентрированных случайных величин и процессов.

Целью изобретения является расширение функциональных возможностей преобразователя за счет реализации алгебраических, дифференциальных и интегральных преобразований суммы и разности таблично заданных функций и операций дисперсионного и корреляционного анализа. Вычислительный преобразователь содержит две группы вычисA

1330642 лительных блоков по и блоков в каждой. Каждый вычислительный блок содержит четыре входных регистра 3, 25, 4 и 26, четыре преобразователя код напряжение 1, 23, 2 и 24, два узла 5 и 27 выбора знакового разряда большего по абсолютному значению числа из входных регистров, выполненных на логических элементах, два шифратора 18 и 37, согласующие элементы 21 и 22, кодоуправляемый сумматор 52, преобразователь напряжение — код 53 и пять

Изобретение относится к технике вЬ1числительных преобразователей информации и может быть использовано как вычислительное устройство, работающее в реальном масштабе времени в различных системах управления и в устройствах обработки сигналоь и случайных процессов.

Целью изобретения является расширение функциональных возможностей преобразователя .за счет реализации алгебраических, дифференциальных и интегральных преобразований суммы и разности таблично заданных функций и операций дисперсионного и корреляционного анализа.

На фиг. 1 и 2 приведена функциональная схема вычислительного преобразователя информации; на фиг. 3 — то же, вычислительного блока.

Схема вычислительного преобразователя информации (ВПИ) содержит 2п вычислительных блоков (ВБ), которые своими выходами объединены. На схеме (фиг.1) i-й вычислительный блок выделен пунктиром.

Любой i-й вычислительный блок (фиг.1-3) содержит первый и третий преобразователи код — напряжение (ПКН) 1 и 2; первый и третий входные регистры 3 и 4; узел 5 выбора знакового разряда большего по абсолютному значению числа из регистров 3 и 4, включающий цифровой компаратор 6 с двумя выходами 7 и 8, на первом выходе 7 появляется сигнал тогда, когда число из регистра 3 больше или равно числу регистра 4, на втором выходе

35 блоков элементов И для связи групп вычислительных блоков между собой.

Поставленная цель достигается эа счет изменения структуры каждого из вычислительных блоков, входящих в состав вычислительного преобразователя информации, направленного на то, чтобы каждый вычислительный блок реализовал операции над скобочными формами, а также введением дополнительных шин синхронизации, кодовых шин и шин управления. 3 ил °

8 — сигнал тогда, когда число из регистра 4 больше числа из регистра 3, первый элемент И 9, на первом выходе

10 которого появляется сигнал в том случае, когда числа регистров 3 и 4 имеют равные знаки (энаковые разряды регистров и ПКН выделены), а на втором его выходе 11 в такой ситуации появляется сигнал, эквивалентный значению знакового разряда чисел из регистров 3 и 4, второй элемент И 12, входы которого подсоединены к выходу

8 цифрового компаратора 6 и к цифровому выходу знакового разряда третьего входного регистра 4; третий элемент И 13, входы которого подсоединены к выходу 7 цифрового компаратора

6 и цифровому выходу знакового разряда первого входного регистра 3; элемент ИЛИ 14, входы которого подсоединены к выходам логических элементов

И 12, 13 и к выходу. 11 элемента И 9, а его выход — к входу сумматора 15 по модулю два, используемого для формирования результирующего знака и имеющего два выхода: первый (инверсный) 16 и второй (прямой) 17, первый шифратор 18 для коммутации знаковых разрядов ПКН 1 и 2, содержащий первый элемент ИЛИ 19, входы которого подсоединены к выходу 10 элемента И

9 и к выходу 7 цифрового компаратора

6, а его выход подключен к входу знакового разряда ПКН 1, второй элемент

ИЛИ 20, входы которого подсоединены к выходу 10 элемента И 9 и к выходу

8 цифрового компаратора 6, а его выход — к входу знакового разряда ПКН

1330642

2 (логическая единица на выходах элементов ИЛИ 19,20 соответствует знаку

+", логический нуль — знаку "-").

Любой i-й вычислительный блок содержит также первый и второй согласующие элементы 21 и 22 (усилитель 21 является повторителем сигнала, поступающего на его вход из ПКН 1 и 2, а уси- lp литель 22 инвертирует знак сигнала, поступающего на его вход из ПКН 1 и 2), второй и четвертый ПКН 23 и 24, выходы которых объединены; второй и четвертый регистры 25 и 26; узел 27 15 выбора знакового разряда большего по абсолютному значению числа из регистров 25 и 26, включающий в себя цифровой компаратор 28 с двумя выходами

29 и 30 (на первом выходе 29 появля- 20 ется сигнал тогда, когда число из регистра 25 больше или равно числу из регистра 26, на втором выходе 30— сигнал тогда, когда число из регистра

26 больше числа из регистра 25), пер- >5 вый элемент И 31, на первом выходе

32 которого появляется сигнал в том случае, когда числа из регистров 25 и 26 имеют равные знаки, а на втором выходе 33 в такой ситуации — сигнал, 30 эквивалентный значению знакового разряда чисел иэ регистров 25 и 26, второй элемент И 34, входы которого подсоединены к выходу 30 цифрового компаратора 28 и к выходу знакового раз- g5 ряда регистра 26, третий элемент И

35, входы которого подсоединены к выходу 29 цифрового компаратора 28 и выходу знакового разряда регистра 25, элемент ИЛИ 36, входы которого подк- 40 лючены к выходам элементов И 31,34, 35, а его выход — к входу сумматора

15 по модулю два, второй шифратор 37 для коммутации знаковых разрядов ПКН

23 и 24 содержащий первый элемент 45

И 38, входы которого подсоединены к выходу 16 сумматора 15 по модулю два и к выходу 29 цифрового компаратора

28, второй элемент И 39, входы которого подключены к выходу 16 сумматора 50

15 по модулю два и к выходу 32 элемента И 31, третий элемент И 40, входы которого подключены к второму выходу 17 сумматора 15 по модулю два, к выходу 30 цифрового компаратора 28 и к выходу инвертора 41, вход которого подсоединен к выходу 32 элемента

И 31, первый элемент ИЛИ 42, входы которого подсоединены к выходам элементов И 38-40, а его выход подключен к входу знакового разряда ПКН

23, четвертый элемент И 43, входы которого подключены к выходу 16 сумматора 15 по модулю два и к выходу

30 цифрового компаратора 28, пятый элемент И 44, входы которого подключены к выходу 16 сумматора 15 по модулю два и выходу 32 элемента И 31, шестой элемент И 45, входы которого подключены к вьжоду 29 цифрового компаратора 28, к выходу инвертора 41 и к выходу 17 сумматора 15 по модулю два, второй элемент ИЛИ 46, входы которого подсоединены к выходам элементов И 43-45, а его выход — к входу знакового разряда ПКН 24.

Преобразователь информации включает в себя также первый, второй, третий, четвертый и пятый блоки элементов И соответственно 47 — 51, кодоуправляемый сумматор 52, ПНК 53, шесть информационных входов 54-59, четыре входа 60-63 синхронизации, три входа 64-66 задания режимов работы. Вход 67 кодоуправляемого сумматора 52 является входом задания шага квантования ВПИ. Первые регистры соседних ВБ связаны между собой шинами

68, вторые регистры — шинами 69, третьи регистры — шинами 70 и четвертые регистры — шинами 71.

Взаимодействие блоков и обработка информации в преобразователе информации осуществляется следующим образом.

Подлежащая обработке цифровая информация в виде m-разрядных чисел

N,, N» N и N параллельно поступает на третий и четвертый информационные входы 56 и 57 преобразователя информации, являющиеся одновременно вторыми входами первых, вторых, третьих и четвертый регистров 3,25,4 и 26 всех 2п вычислительных блоков, либо— последовательно на первый, второй, пятый и шестой входы 54 — 59 преобразователя информации, являющиеся первыми входами регистров 3,25,4 и

26 первого вычислительного блока.

При последовательном занесении информации возможно независимое перемещение информации вдоль регистров 3,25, 4 и 26 всех вычислительных блоков эа счет того, что выходы первых, вторых, третьих и четвертых регистров 3,25, 4 и 26 i-го вычислительного блока соединены с первыми входами первых 3, соответственно вторых 25, третьих 4

133064

10 и четвертых 26 регистров (i+1)-го ВБ.

Занесение, а также независимое перемещение чисел N,, И, N N вдоль всех вычислительных блоков 2п возможно только при подаче синхроимпульсов 5 (СИ) на входы 60-63 синхронизации (сдвига), которые соответственно соединены с первыми 3, вторыми 25, третьими 4 и четвертыми 26.регистрами всех ВБ.

В каждом -м вычислительном блоке информация обрабатывается следующим образом.

В первый 3, второй 25, третий 4 и четвертый 26 регистры заносятся соответственно числа N,, N, N, N < имеющие знаковые разряды. Регистры

3,4, 25 и 26 своими выходами соответственно подключены к цифровым входам 20

ПКН 1,2,23 и 24. Полярность напряжения на выходе ПКН 23 и 24 соответствует результирующему знаку перемно2 2) 3 7 << 1 где с<.<, сС, о<., с<. — знаковые разряды. Полярность напряжения на выходе

ПКН 23 и 24 определяется выходными сигналами узла 5 выбора знакового разряда большего по абсолютному значению числа из регистров 3 и 4, шифратора 30

18, сумматора 15 по модулю двр, согласующих элементов 21 и 22, выходы которых соответственно подключены к первым и вторым аналоговым (умножающим) входам положительного и отрица- 35 тельного напряжений ПКН 23 и 24, узла

27 выбора знакового разряда большего по абсолютному значению числа из регистров 25 и 26, шифратор 37.

При этом на выходах узлов 5 и 27 появляются цифровые сигналы r и у,, для которых

*,, ЕСЛИ о< „= oI. ;

r. = ос„, если о<.„g о<.,; и (11<,(-/N„/ (1) еслиoI „go! ;v / N„/-/ N„( у. = о!.з;, если < ; К и /

1, если (N<,((NÄ(но „Фо! ;

-1, если ь „ <к .„и (N„(! N (2 6

° если ot. < 4 0 2 и /N< /к (N2 /

-1, если /М„(/ N; / и о!„=<у а на объединенных выходах ПКН 1 и 2 формируется напряжение

U«-К(P <, И„+ P„N» ), (6) где К=У /2 — коэффициент преобра< И4 зования, на выходе шифратора 37 коммутации знаковых разрядов ПКН 23 и 24 формируются два сигнала g, ; и ;, для которых

1, еслибы, = of ; и к, =1

1, если / М1,/ /И,(, М,фе 4,, я, =1 ф,= 1, если /Н„/ /Х4,/,оС ; фЫ ;, z; О (7)

-1, если /N»/ / Н4

-1, если о = о(4 и z; =О, 1, если о!., =е!. и z =1

° ec H / N„J>(N ;/, oL 1 of ; е„

-1, если /N ;I> /N4,/;о ; «<,;; z; 1 (8)

-1, если о!, о!.,< и z; О, а на объединенных выходах преобразователей ПКН 23 и 24 формируется напряжение

U,, ê II<,I«,:I+I<, I«i;II((Ä I«»! +

+ „/N,,/3, (e)

Своими выходами все вычислительные блоки гальванически соединены в одну точку А, в которой формируется напряжение U, равное и„=к, !кп и (!<,!и„! <<,!к„!3(у„ !к„! +

+ 31i !N,; I3 (10) где 2п — число блоков.

Из точки А сигнал подается на аналоговый вход кодоуправляемого сумматора 52, масштаб которого может изменяться путем задания чисел N и Ng на его цифровом входе так, что на его вь<ходе (1) формируется напряжение, равное

«„„=кк, z fI<,,!«„!+к,.)к„!)(<„!к„! + Ь;1"„I y <<

Выход сумматора 52 подключен к входу ПНК 53, на выходе которого (выход g) образуется двоичный цифровой эквивалент напряжения U котовь<к, рый равен

Цаык< <К (12) 1330642 где Кг=П /2 — масштаб преобразования

0 преобразователя 53;

1 — разрядность преобразователя 53.

Подставляя в выражение (12) вместо П,„„ его значение, полученное из формулы (11), после преобразований получим соотношение

2Е-r-z=2

74 !N44(3

Информация с ПКН 53 при наличии разрешающего сигнала на входе 65 задания режимов работы через блок элементов

И 49 поступает на третий вход первого регистра 3 (n+1)-го вычислительного блока. Все 2п блоков разделены на две секции: от 1 до и-го и от (и+1)го до 2п-го блока. Секции при наличии разрешающих сигналов на первых

64 и на третьих 66 входах задания режимов работы соединяются между собой через блоки элементов И 47 48 50 51.

Вычисления в предлагаемом преобразователе информации осуществляется на базе следующих элементарных операций.

1. Операция сложения первой и второй, третьей и четвертой функции и умножения полученных сумм функций, ЗО отсчеты которых записаны соответственно в регистры 3,4,25 и 26 вычислительных блоков. При этом отсчеты функций могут быть занесены либо параллельно за один такт во все регистры по входам 54 и 57, либо последовательно за 2п тактов по входам 54, 58,55,59.

После полного занесения информации во все регистры 3,4,25 и 26 на цифро- 40 вом выходе преобразователя информации появится число z, величина которого определяется выражением

Zn

Кз N6 (х, +А; ) (у; +В; ) л1

45 (14) Ег -г где К =2 /2n; гп

К,И„, (х,, +A; t) (у, +В;,) 5,t х;,А;,у;,В . — соответственно циф ровые отсчеты первой, второй, третьей

50 и четвертой функции.

В случае обработки информации в реальном масштабе времени соотношение (14) для момента t записывается в виде

55. 2 ° Операция занесения информации по синхроимпульсу в момент t на первый регистр 3 первого ВБ через вход

54 с одновременной передачей (сдвигом) информации с первого регистра 3 (i-1)-го ВБ на первый регистр 3 i -го

ВБ.

Условимся эту операцию обозначить — (х; =х, если =1 х;t =х; . . . если 1 1, I где х; — код, поступающий на вход

54 ВПИ и на первый вход первого реги стра 3 первого BE в момент t (стрелка над числом х; обозначает сдвиг на первых регистрах 3 этого числа по синхроимпульсу).

При выполнении такой операции преобразователь информации осуществляет преобразование информации для юмента в соответствии с соотношением г г =- - - Q (х. +А. ) (у; +В; ) . (17)

S,t

3. Операция занесения информации

А либо у;, либо В; по синхроимпульсу в момент t соответственно на третий регистр 4 или второй регистр 29, или четвертый регистр 26 первого ВБ соответственно через вход 58 или 55, или

59 с одновременной передачей (сдвигом) информации соответственно с третьего регистра 4 (i-1)-го ВБ на третий регистр 4 i-го ВБ или с второго регистра 25 (i-1)-го ВБ на второй регистр 25 i-го ВБ, или с четвертого регистра 26 (i-1)-го ВБ на четвертый регистр 26 i-го ВБ.

Условимся эту операцию обозначать

Ф к R< t =Rt если 1=1 (18)

Ri t R i, t-<, если 1 >1;

А;, если используется вход 58; где R = у;, если используется вход 55;

В;, если используется вход 59.

Rt — код, поступающий на вход 58 или 55, или 59 соответственно на вход третьего регистра 4 или второго регистра 25, или четвертого регистра 26 первого ВБ (R

,ф регистрах 4 или регистрах 25, или регистрах 26 этого числа по синхроимпульсу, При выполнении этой операции преобразователь информации осуществляет для момента t преобразование информации в соответствии с одним иэ выражений:

1330642 информация поступает по входу 58

K3N&,t х =- — — — Q(x; +А; ) (у„+В;t); (19)

5 t -1 информация поступает по входу 55

6«2н

=---- — " (х ° +А; «) (у; «+В, ); (20)

5;t информация поступает по входу 59

2))

z =-- — --- (х, +А ) (у +В ) (21)

,«,« i.t

5,t (т( информация одновременно поступает по входам 58,55,59

K> N(,t 2))

z =- — — — (х. +А. ) (у +В ) ° (22)

«

5t

С учетом первой элементарной операции возможны и другие комбинации перемещения информации вдоль первых

3, третьих 4, вторых 25 и четвертых

26 регистров. 20

Число возможных комбинаций перемещения информации вдоль регистров соответствует 15 (четыре для случая, когда информация перемещается вдоль 25 одной одноименной группы регистров; шесть для случая, когда информация перемещается вдоль двух одноименных групп регистров; четыре для случая, когда информация перемещается вдоль 30 трех одноименных групп регистров, одна для случая, когда информация перемещается вдоль четырех одноименных групп регистров).

4. Операция занесения информации х либо А, либо у«, ) ибо по синхроимпульсу в момент t.ñooòâeòñòâåííî на первый 3 либо на третий 4, либо на второй 25, либо на четвертый 26 регистры первого ВБ соответственно либо по входу 55, либо по входу 58, либо по входу 54, либо пс входу 59 и занесение информации zt по синхроимпульсу в момент t по третьему входу 5 в первый регистр 3 (и+1)-го ВБ с одновременным сдвигом информации с первого регистра 3 либо третьего регистра 4, либо второго регистра 25, либо четвертого регистра 26 (P-1)-го

BB соответственно в регистр 3 либо в регистр 4, либо в регистр 25, либо в регистр 26 Р -го ВБ (p=1 2,...,q п-1, q=2n-1) и сдвигом информации с первого регистра 3 (j-1)-го ВБ в первый регистр 3 j ro ВБ (j=(n+1), (п+2), (и+23)...(2п)).

Условно эту операцию обозначим так: в М «=M, если р =1

Г1 « =М,,,, если /3 > 1, z> t =а«, если 3=п+1

М z « = - -+

z =z, «,, если j>n+1, )-1, . -1 (23) 6,«. (x„+A <)(y +В,<)) +

+, (х +А + ) (у «+В «), (24) где х «е(х «, к„,); А е(А «, А t- IA t А ) у te у«, у «J у)«е(у «» у t$ 1 Bpte(Bpt Bpt)

6,,« (В, «, В;, .

Условная эапи."ь, к примеру, o <- — .1 о х (е«х t х,, J означает, что х,« может принимать значение х g, либо

У значение x «, Соотношение (24) описывает достаточно большое множество различных преобразований информации, расположенной в преобразователе информации, время выполнения всех элементарных операций равно периоду следования синхроимпульсов по входам 60-63 синхронизации. Информация с выхода блока элементов И 49 поступает только при реализации элементарной операции (23).

Выполнение рассмотренных выше элементарных операций, на базе которых обуществляется преобразование информации, расположенной в регистрах преобразователя информации, в виде преобразований (15), (17), (19)-(22), (24) обеспечивается в зависимости от различных комбинаций сигналов на информационных входах 54-59, входах

64-65 задания режимов работы и входах 60-63 синхронизации реализации в натуральном масштабе времени операций алгебраического сложения, умножения и деления двух чисел, интегрирования, дифференцирования, вычисления корреляционной функции центрированного эргодического случайного процесса, прямого преобразования Фурье, операции фильтрации в соответствии с адгбритмами работы нерекурсивного где M, — код, поступаемый в момент на вход 54 или 58, или 55, или 59 соответственно на вход первого 3 или третьего 4, или второго 25, или четвертого 26 регистров первого ВБ (Ме, х, А„у,, В«3)

При выполнении этой операции преобразователь информации осуществляет разнообразные преобразования информации, заданные соотношениями:

1330642

Ii

55 или рекурсивного цифрового фильтра, а также реализация операций над скобочными формами, таких как умножение числа на скобку, умножение скобок, интегрирование, дифференцирование суммы и разности двух функций, операции корреляционного и дисперсионного анализа нецентрированных случайных величин и процессов, формула изобретения

Вычислительнь»»» преобразователь информации, содержащий первы»», второй и третий блоки элементов И, преобразователь напряжение — код, кодоуправляемый сумматор и 2п вычислительных блоков, каждый из которых содержит первый и второй входные регистры, первый и второй преобразователи код — напряжение, первый согласующий элемент и сумматор по модулю два, информационный вход первого преобразователя код — напряжение соединен с информационным выходом первого входного регистра, а его выход подключен через первый согласующий элемент к первому аналоговому входу второго преобразователя код — напряжение, цифровой вход которого подключен к информационному выходу второго входного регистра, выходы вторых преобразователей код — напряжение всех вычислительных блоков соединены между собой и подключены к аналоговому входу кодоуправляемого сумматора, цифровой вход которого является входом задания шага квантования вычислительного преобразователя, а выход подключен. ко входу преобразователя напряжение — код и является аналоговым выходом вычислительного преобразователя, причем 2п вычислительных блоков разделены на две группы по и вычислительных блоков в каждой группе, информационные выходы первых и вторых регистров 1-го вычислительного блока в каждой группе соединены с первыми информационными входами соответственно первого и второго входных регистров (i+1)-ro вычислительного блока, первые информацион,ные входы первого и второго входных регистров первого вычислительного блока являются первым и вторым информационными входами вычислительного преобразователя, вторые информаци-. онные входы соответственно первых и вторых входных регистров всех вы20

50,числительных блоков объединены и являются соответственно третьим и четвертым информационными входами вычислительного преобразователя, входы синхронизации первых и вторых входных регистров соответственно объединены и является соответственно первым и вторым входами синхронизации вычислительного преобразователя, первые входы первого и второго блоков элементов

И объединены и являются первым входом задания режима работы вычислительного преобразователя, их вторые входы соединены с информационными выходами соответственно первого и второго входных регистров и-го вычислительного блока, а выходы подключены к первым информационным входам соответственно первого и второго входных регистров (и+1) — го вычислительного блока, один иэ входов третьего блока элементов И является вторым входом задания режима работы вычислительного преобразователя, а его другой вход и выход подключены соответственно к выходу преобразователя напряжение — код и к третьему информационному входу первовходного регистра (и+1)-го вычислительного блока, выход преобразователя напряжение — код является цифровым выходом вычислительного преобразователя, отличающийся тем, что, с целью расширения функциональных возможностей за счет реализации алгебраических, дифференциальных и и»»тегральнь»х преобразований суммы и разности таблично заданных функций и операции дисперсионного и корреляционного анализа, он содержит четвертый и пятый блоки элементов И и в каждом вычислительном блоке третий и четверты»» входные регистры, третий и четвертый преобразователи код — напряжение, второй согласующий элемент, первый и второй шифраторы и первый и второй узлы выбора знаковых разрядов больших по абсолютному значению чисел во входных регистрах, каждьп» из которых выполнен в виде цифрового компаратора, первого, второго и третьего элементов И и элемента ИЛИ, три входа которого подключены соответственно к одному из выходов первого элемента

И и к выходам второго и третьего элементов И, другие выходы первых элементов И первого и второго узлов выбора знаковых разрядов больших по абсолютному значению чисел во входных

14

1330642

13 регистрах соединены с первыми входами соответственно первого и второго шифраторов, первые входы первого и второго и первый вход третьего элементов И первого узла выбора знаковых разрядов больших по абсолютному эначению чисел во входных регистрах подключены к выходам знаковых разрядов соответственно третьего и первого входных регистрон соответствующего вычислительного блока, первые входы первого и второго и первый вход третьего элементов И второго узла выбора знаковых разрядов больших по абсолютному значению чисел во входных регистрах — к выходам знаковых разрядов соответственно четвертого и второго входных регистров соответствующего вычислительного блока, первый вход третьего и второй вход первого элементов И в каждом узле выбора знаковых разрядов больших по абсолютному значению чисел но входных регистрах объединены, а вторые входы третьих и вторых элементов И подключены в каждом иэ этих узлов соответственно к первому и второму выходам цифровых компараторов, входы цифровых компараторов перного и второго узлов выбора знаковых разрядов больших по абсолютному значению чисел во входных регистрах в каждом вычислительном блоке подключены к информационным выходам соответственно первого и третьего и второго и четвертого входных регистров этих блоков, а их выходы соединены соответственно со няорыми и третьими входами соответствующих шифраторов, информационные входы третьего и четвертого преобразователей код— напряжение подключены к информационным выходам соответственно третьего и четвертого вхэдных регистров, два выхода первого шифратора подключены в каждом нычЯслнтельном блоке к входам знаковых разрядов соответственно первого и третьего преобразователей код — напряжение, выходы которых объединены и подключены через первый и второй согласукщие элементы соответ10 стненно к первому аналоговому входу четвертого и к вторым аналоговым входам второго и етвертого преобразователей код — напряжение, выходы которых объединены, четвертый и пятый входы нторого шифратора подключены соответственно к первому и второму выходам сумматора по модулю два, а два его выхода — к входам знаковых разрядов соответственно второго и четвертого преобразователей код— напряжение, первые входы четвертого и пятого блоков элементов И объединены и являются третьим входом задания режима работы вычислительного преоб25 раэонателя, их вторые входы соединены с информационными выходами соответственно третьего и четвертого входных регистров и-го вычислительного блока, а выходы подключены к первым информационным вхОдам соответственно третьего и четвертого входяых регистров (п+1)-ro вычислительного блока, первые информационные входы третьего и четвертого нходных регистров первого вычислительного блока являются со35 ответственно пятым и шестым информационными входами вычислительного преобразователя, входы синхронизации третьих и четвертых входных регистров ао соответственно объединены и являются соответственно третьим и четвертым входами синхронизации вычислительного преобразователя.

1330б42

1330642

Редактор М. Келемеш

Заказ 3584/51 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д..4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4,У7 б1

Составитель А. Маслов

Техред Л.Сердюкова Корректор И.Муска