Детерминированно-вероятностный цифровой интегратор

 

Союз Советских

Социалистических

Республик

ОЛ ИКАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДИИЛЬСТВУ (61) Дополнительное к авт. свил-ву (22) Заявлено 20.10 75 (21) 2185599/24 с присоединением заявки №вЂ” (23) Приоритет (43) Опубликовано 30.03.78. Бюллетень № 12 (45) Дата опубликования описания 010478 (11) 600574

1 ::- -=-. l !

4 ° ь 4J.

2 (51) М. Кл.

6 0671/02

Гасударственный комитет

Совета Министров СССР но делам нзооретеннй н открытий (53) УДК 681.325 (088.8) (72) Автор изобретения

Э. Б. Шпилевский (71) Заявитель

Таганрогский радиотехнический институт им. В. Д. Калмыкова (54) ДЕТЕРМИНИРОВАННΠ— ВЕРОЯТНОСТНЫЙ ЦИФРОВОЙ

ИНТЕГРАТОР

Изобретение относится к вычислительной технике и может быть использовано в цифровых интегрирующих машинах для цифрового моделирования и управления.

Известен цифровой интегратор, построенный на основе принципа детерминированного-вероятностного представления и переработки информации (1), который содержит блок формирования подынтегральной функции, блок формирования приращения интеграла по формуле прямоугольников, блок фор- 10 мирования коррекции и блок формирования полного приращения интеграла.

Точность и скорость интегрирования указанного интегратора для задач моделирования и управ. ления в реальном и опережакнцем масштабе време- И ни недостаточно высокие.

Наиболее близок по технической сущности к изобретению цифровой интегратор (2), содержащий накопительный сумматор, вход которого является входом детерминированного приращения инте- 20 гратора, а выход подсоединен к первому входу первого умножителя, второй вход которого служит входом независимой переменной интегратора, выход первого умножителя подсоединен к первому входу блока суммирования, выход которого явля 2д

2 ется выходом полного приращения интегратора, первый и второй логико-арифметические блоки, первые входы которых — это соответственно первый и второй информационные входы интегратора, вторые входы связаны между собой и служат входом вероятностного вспомогательного приращения интегратора, а третьи входът соединены с входом независимой переменной интегратора, выход первого логико-арифметического блока является выходом вспомогательного вероятностного приращения интегратора, выход второго логика-арифметического блока подключен к второму входу блока суммирования.

В этом интеграторе разность между исходным сигналом и его ступенчатой аппроксимацией, вычисляемая приближенным вероятностным способом, имеет относительно большую величину, поэтому общая точность интегрирования таким устройством в ряде случаев оказывается недостаточной.

Цель изобретения — повьппение точности вычисленияя.

Это достигается тем, что в детерминированновероятностньтй цифровой интегратор введены второй умножитель и третий логико-арифметический блок, первый вход которого соединен с входом

600574 независимой переменной интегратора и первым входом второго умкожителя второй вход третьего логико-арифметического блока — с выходом накопительного сумматора, третий вход является третьим информационным входом интегратора, а выход служит выходом основного вероятностного приращения интегратора. При этом второй вход второго умножителя — это вход вспомогательного детерминированного приращения интегратора, выход второго умножителя соединен с третьим входом блока суммирования, четвертьй вход первого логико-арифметического блока является входом основного вероятностного приращения интегратора, а выход первого умножителя — выходом детерминированного приращения интегратора. 15

Повышение точности при заданной скорости вычисления достигается путем перераспределения информации между . детерминированным и вероятностным каналами. В результате этого перераспределения в детерминированном канале кроме основ- що ного, детерминированного приращения интеграла вычисляется также его вспомогательное детерминированное приращение, ка величину которого соответственно уменьшается та часть информации, которая обрабатывается в вероятностном канале ин- 25 тегратора.

Интегратор работает в соответствии с алгоритмом

1 у(х)) = у(х1 ) + V у(х, );

2 Р21(х;,) = у(х; ) Р х;

3 . V Z (х;, ) = 4- Vy (х;„) Рх;

4 V Z (х;, ) = V Z (x;, ) + V Z (x;„) +

Х

" 7ЕЗZ 23,(j)1

30 ьщ у(х;) >если )И,(g)Jg(;));

5,;(jI= О,есПи /)1<(j) у()1;}1г

О р (1) )каху

3 1 фк(р 12,;(к) ь )),Е „(к))1

/1120 М1 7 (7 P ;(K)f; 45

Ф,есап /Мф, )) ;(<)+<) Ч, (<) 1т

Q с) .(j)»

О ьiЯп(лу Е y;(W)g,åêëèð (j)g y Е y .(a)f:

О,ecAUР „;, 1лу,Е,Ч,;(К)i77

О,p5(1) ьИм)с(ьу,Е ),() .

"М

55 здесь VK х -x;; ) =, . К 1 ))j ))а xу чх

Ь И 7

Н

О )и ())wax(a)p q,,()) a(K,)))1;

))

ЕЧ+, г „<1) м,Х, Ч„(1)Д х

Ч 1 (maxv vx ц )

И

Иа,)Е:;(1)Цчх э

М Ha prem представлена рук ур схема детермкнированно-вероятностного цифрового интегратора, выполняющего операцию интегрирования по независимой переменной в соответствии с приведенным алгоритмом.

Она состоит иэ накопительного сумматора 1, I умножителей 2, 3, блока 4 суммирования, логико- арифметических блоков 5 — 7, входа 8 детерминированного приращения, входа 9 независимой переменной, информационных входов 10 — 12, входа 13 вспомогательного вероятностного приращения,-входа 14 вспомогательного детерминированного приращения, входа 15 основного вероятностного приращения,выхода 16 полного приращения, выхода 17 вспомогательного вероятностного приращения, выхода 18 осковкого вероятностного приращения, выхода 19 детерминированного приращения.

По входу 8 детерминированного приращения в накопительньй сумматор 1 поступает приращение подынтегральной функции Р у (х„). Здесь око суммируется с предыдущим значением подынтегральной функции у(х; ), хранящимся в регистре сумматора, в результате чего образуется значение подынтегральной функции в )-й точке интегрирования, Образовавшаяся величина у (х; ) с выхода накопительного сумматора 1 прохОдит на первьй вход первого умножителя 2 и на второй вход третьего логико-арифметического блока 7. На первьй вход блока 7 и второй вход умкожителя 2 подается приращение переменной интегрирования V x. В умножителе 2 величины у(х1 ) и V x перемножаются, в результате чего получается основное детерминированное приращение интеграла V Z (х;,,), которое далее поступает на первьй вход блока 4 суммирования и на выход 19 детерминированного приращения.

В третьем логико-арифметическом блоке 7 о в соответствии с выражением 5 алгоритма осуществляется преобразование величины у(х; ) в вероятносткьп импульскьй поток ) 1; (j) е (- 1,0 + 1 с secoM каждого импульса, равным и Z . С выхода блока 7 величины Ь 2 ; (j) поступают на выход

18 основного вероятностного приращения.

По входу 14 вспомогательного детерминированного приращения на вход второго умножителя

3 поступает приращение Vy) (х, ). Здесь, в соото ветствии с выражением 3 алгоритма, величина

Vy) (х;, ) умножается на коэффициент, равньй

Vx/2. Полученное в результате этого умножения вспомогательное детерминирова иное и рираще вне

600574

V Z (х; 1) с выхода второго умножителя попадает на третий вход блока 4 суммирования.

По входу 15 основного вероятностного приращения в первый логико-арифметический блок 5 поступают импульсы g «(j) с весом импульса, 5 равным Ду . По входу 13 вспомогательного вероятностного приращения в блок 5 поступают импульсы (° (j) с весом импульса, равным Ьу .

С входа 9 независимой переменной в этот же блок проходят приращения переменной интегрирования 10

7х. Здесь величины ri у1; (i) и Ьуэ 2;(1) суммируются с помощью накапливающего сумматора или реверсивного счетчика. и каждый из промежуточных К=х результатов (К=1,N) преобразуется в соответствии с выражением 6 алгоритма в импульсы вспомогательных вероятностных приращений интеграла 2, (j) с весом каждого импульса, равным Ь Еэ. С выхода блока 5 полученные величины Ь Zz Ц2; (j) поступают на выход 17 вспомогательного вероятностного приращения.

Приращения независимой переменной интегрирования Vx с входа 9 интегратора и вспомогательные вероятностные приращения Ьу (1) со входа

13 интегратора подаются также соответственно на третий и второй входы второго логико-арифметического блока 6. Приращения Ьуэ 1 2;(1) суммируются реверсивным счетчиком блока 6. При этом каждое промежуточное К=е значение суммы в соответствии с выражением 7 алгоритма преобразуется в импульсы корректирующих приращений интеграла g 2,, ()j с весом каждого импульса, равным 62э. С выхода блока 6 величины ЬЕэ э, (j) проходят в блок 4 суммирования. В блоке 4 поступившие в него величины приращений интеграла и 35 чх,(х;,„ уед (х; ) и дЕ Е з з; (j)

j k суммируются, в результате чего формируется полное приращение интеграла чХ (g ) . С выхода блока 4 величина vL (X ) постуйает на выход

16 полного приращения.

Для обеспечения работы первого, второго и третьего логико-арифметических блоков по входам информационного питания подаются значения реали. зации случайных величин с равномерным законом распределения.

Данный детерминированно-вероятностный цифровой интегратор имеет точность, превьппающую точность известного интегратора в 1/Vx=2 раз.

В зависимости от выбранной величины Vx можно обеспечить превышение точности на 1 — 3 десятичных порядка. Время одного шага интегрироваш я лри этом возрастает незначительно, а объем аппаратурных затрат, необходимых для реализации предлагаемого интегратора, увеличивается всего лишь в

1,5 раза.

Формула изобретения

Детерминированно-вероятностный цифровой интегратор, содержащий накопительный сумматор, вход которого является входом детерминированного приращения интегратора, а выход подсоединен к первому входу первого умножителя, второй вход которого является входом независимой переменной интегратора, выход первого умножителя подсоединен к первому входу блока суммирования, выход которого является выходом полного приращения интегратора, первый и второй логико-арифметический блоки, первые входы которых являются соответственно первыми и вторыми информационными входами интегратора, вторые входы соединены между собой и являются входом вероятностного вспомогательного приращения интегратора. а трепи входы соединены с входом независимой переменнои интегратора, выходпервого логико-арифметического блока является выходом вспомогательного вероятностного приращения интегратора, выход второго логико-арифметического блока соединен с вторым входом блока суммирования, о тл и ч а ю шийся тем, что, с целью повышения точности вычисления,. в него введены второй умножитель и третий логико-арифметический блок, первый вход которого соединен с входом независимой переменной интегратора и первым входом второго умножителя, второй вход третьего логика-арифметического блока соединен с выходом накопительного сумматора, третий вход является третьим инфорьиционным входом интегратора, а выход является выходом основного вероятностного приращения инте. гратора, при этом второй вход второго умножителя является входом вспомогательного детерминированного приращения интегратора, выходвторого умножителя соединен с третьим входом блока суммирования, четвертый вход первого логико-арифметического блока является входом основного вероятностного приращения интегратора, а выход первого умножителя является выходом детерминированного приращения интегратора.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР Ь 428412, кл. G 0631/02, 1972.

2. Авторское свидетельство СССР N 407 "98, кл. 6 06 3 1/02, 1973.

600574

Составитель И. Грибков

Техред М,Борисова

Корректор Л.Небола

Редактор О.Пушкин

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Заказ 1898/бО Тираж 826 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5