Цифровой интегратор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сеюз Сееетсиих

Сециелистичесиих

1веепубпим »437833 (61) Дополнительное к авт. свид-ву (22) Заявлено 1311.75 (21) 2189138/18 — 24 с присоединением заявки % (23) Приоритет (43) Опубликовано 151?.78. Бюллетень № 46 (45) Дата опубликования описания 15.12.78 (51) М. Кл.

606 Х 1/02

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.3 (088.8) (72) Авторы

ИЗОбрЕтЕНИя О. В. Станишевский, В. И. Омельченко и Л. ьлвиот (?!) ЗЯЯВИтЕЛЬ Таганрогский радиотехнический институт им. В.Д.Калмык (54 ) ЦИФРОВОЙ ИНТЕГPATOP

Изобретение относится к области вычислительной техники и может быть использовано в специализированных вычислительных машинах, в частности в цифровых интегрирующих машинах.

Известно устройство, позволяющее производить интегрирование и работающее по принципу цифровых дифференциальных анализаторов, содержащее сумматоры, регистры, логические цепи (1) .

Наиболее близким к изобретению по технической сущности и достигаемому эффекту является цифровой интегратор, содержащий регистр множимого, первый вход которого соединен с первым выходом накопительного сумматора, второй вход соединен с первым выходом буферного регистра, соединенного первым входом и вторым выходом с блоком памяти, первый и второй выходы регист- @ ра множимого соединены с первыми входами первой и второй групп элементов

И, соответственно, второй вход первой группы элементов И соединен с блоком управления, второй вход второй группы элементов И соединен с выходом регистра множителя, первый вход которого соединен с блоком памяти, выходы первой и второй групп элементов

И соединены соответственно с первыми и вторыми входами первого промежуточного регистра, соединенного выходом с входом накопительного сумматора, второй выход которого соединен со вто= рым входом буферного регистра, третий выход — с первым входом второго промежуточного регистра, при этом второй вход второго промежуточного регистра соединен с третьим выходом буферного регистра, а первый выход — с третьим входом первого промежуточного регистра (21 . . Недостатком известных устройств является то, что при реализации алгоритмов интегрирования по формулам квадратичных или кубических парабол требуют по крайней мере двух умножений. Это приводит к дополнительным затратам времени и снижению быстродействия.

Целью изобретения является повышение быстродействия цифрового интегратора. Это достигается тем, что в предлагаемый цифровой интегратор введены третья группа элементов И и регистр постоянной, вход которого соединен со вторым выходом второго промежуточного регистра, а выход — с первым входом третьей группы элементов И, при этом второй вход третьей группы элементов б 37833

И соединен с блоком управления, а выход — co вторым входом регистра множителя.

На чертеже представлена структурная схема описываемого цифрового интегратора, где 1 — буферный регистр, 2 регистр множимого, 3 -регистр множите5 ля 4 — первая группа элементов И, 5 — вторая группа элементов И, 6 первый промежуточный регистр, 7 — накопительный сумматор, 8 — второй промежуточный регистр, 9 — регистр постоянной, 10 — третья группа элементов И.

Работа устройства показывается на примере реализации алгоритма интегрирования по формуле кубических парабол: 5 З/2 /„„.+(

+ /воь (-2)1.2/ÇüÕ, у„,- =Ч„(1- )+ду„(1- ), (} ç (1-2)=2дук(1-1)- //2ЬЧк(1-2), (4) р)

Выполняется алгоритм следующей последовательности:

4 Р1 / Р >

3 1 г>

"р, / р,, 2<= Е //8д Ч„(1-2), >)5

П = Е 4 2/9 д Х, Рук (-2) = 2 д Чк (4- 4 )- //2дЧ (-2) «= „«<)+дчк 1 4) (2)

Произведение 2/3 д Х, необходимое для всех блоков, вычисляется вначале решения задачи. Множитель,2/3 из блока управления записывается в регистр

3 множителя. Множимое дХ из БП поступает в регистр 2 множимого, и далее осуществляется умножение принятым в данном интеграторе способом. Получен- 85 ное произведение 2/Ь д Х с накопительного сумматора 7 через второй промежуточный регистр 8 записывается в регистр 9 постоянной для запоминания.

Реализация алгоритма (2) осущест- 40 вляется в следующей последовательности. Для образования суммы Eq подын-. тегральная функция Ур; из йП записывается в буферный регистр 1. Далее через регистр 2 множимого, вто- 45 рую группу элементов И 5 и первый промежуточный регистр б поступает в накопительный сумматор 7. Для получения

4/2у „ функция ч „ передается из регистра 2 множимого через первую груп- 5() пу элементов И 4 со сдвигом вправо на один разряд на первый промежуточный регистр б. В накопительном сумматоре 7 производится суммирование 1/2УР, с ранее записанной функцией Чр„. . Получен-55 ная сумма Е передается для запоминания иэ накопительного сумматора 7 на второй промежуточный регистр 8.

Сумма Ег получается аналогично.

Приращение Д чр,. из БП записывается в буферный регистр 1, откуда передается в регистр 2 множимого и через первую группу элементов И 4 со сдвигом вправо на один разряд в первый про. промежуточный регистр 6, Далее //2дч ; поступает в накопительный сумматор 7. 65

Для получения 4/16дЧР, величина 4/2дур1 с сумматора 7 поступает в регистр 2 множимого через первую группу элементов

И 4 со сдвигом вправо на три разряда в первый промежуточный регистр 6. Полученная величина 4/16 дч „складывается с записанной в накопйтельном сумматоре 7 величиной //2 д ур, . Полученная сумма Е 2 запоминается в накопитель;ном сумматоре 7.

Величина Е образуется при слов жении величины Я,, и величины E г которая со второго промежуточного регистра 8 передается на первый промежуточный регистр 6 и суммируется с величиной Е z, хранимой в накопительном сумматоре 7. Сумма запоминается на накопительном сумматоре 7.

Для вычисления величины Е4 из

БП на буферный регистр 1 запйсывается величина д чр(i- 2), которая поступает на регистр 2 множимого и далее через первую группу элементов И 4 со сдвигом вправо на три разряда на первый промежуточный регистр б. Полученная величинами(88ьр О-г) передается в накопительный сумматор 7 и суммируется с величиной Е .

Для вычисления произведения fl величина Е4, .передается с сумматора

7 на регистр 2 множимого. Множитель

2/9 д " с регистра 9 постоянной через третью группу элементов И 10 записывается в регистр 3 множителя. При умножении анализируются два младших разряда множителя 2 /3 д Х . Результат анализа в виде управляющих сигналов подается на вторую группу элементов И 5, через которые множимое Е4 с регистра 2 множимого в зависимости от этих управляющих сигналов передается либо прямым кодом, либо дополнительным кодом, либо прямым кодом со сдвигом влево на один разряд на первый промежуточный регистр

6 и в накопительный сумматор 7. Затем множитель сдвигается на регистре

3 множителя на два разряда, осуществляется анализ следующих двух разрядов множителя и соответствующая передача множимого через вторую группу элементов И 5 на первый промежуточный регистр 6 и накопительный сумматор 7. Этот процесс продолжается до тех пор„ пока проанализируются все разряды множителя. В результате умножения 24 2/ЗдХ образуется приращение дь„„, которое передается с накопительного сумматора 7 через буферный регистр 1 в ЬП к

Для получения величины о ь (1-2) =

=2Дч„(1-4)-1/гдч„(i-2) из БП на буферный регистр передается приращение дч„(1-г ), которое через регистр 2 множимого поступает на вторую группу элементов И 5 и дополнительным концом записывается на первый промежуточный регистр 6 и далее в накопительный сумматор 7. С накопительного сум637833

Формула изобретения

ЦНИИПИ Заказ 7108/40 Тираж 784 Подписное

Филиал ППП Патент, г.ужгород, ул.Проектная,4 матора 7 дополнительный код прираще.ния Ь Ч„ (-2)передается через регистр

2 множимого, первую группу элементов

И со сдвигом вправо на один разряд и далее величина — 1l2дМ„(-27 посту- пает на первый промежуточный регистр

6 и накопительный сумматор 7, где она запоминается. Приращение b.З„(4-3) из бП поступает на буферный регистр

1, регистр 2 множимого, вторую группу элементов И 5, где сдвигается влево на один разряд, первый промежуточный регистр 6 и далее величина2ьз„Я-1) 10 суммируется на накопительном сумматоре с величиной -4/2лЧ„6-2).Ñ накопительного сумматора 7d y (j-2) через буферный регистр 1 записйвается в запоминающее устройство. 15 ,.Для вычисления функции 9„; =y„(q-q) приращение h3„(1-f)c регистра 2 мйожимого через вторую группу элементов

И 5 передается прямым кодом на первый промежуточный регистр 6 и запоминает ся на накопительном сумматоре 7.

Далее из ЬП на буферный регистр 1 записывается величина Ч„ (j-<), которая передается через регистр 2 множимого, первую группу элементов И 4 и первый промежуточный регистр 6 нанакопительный сумматор 7 и суммируется с приращением Ь к(-4). Вычисленная функция Мк, с накопительного сумматора через буферный регистр 1 записывается в ЬП

Цифровой интегратор, содержащий регистр множимого, первый вход которого соединен с первым выходом накопительного сумматора, второй вход соединен с первым выходом буферного регистра, соединенного первым входом и вторым вь.ходом с блоком памяти, первый и второй выходы регистра множнмого соединены с первыми входами первой и второй групп элементов И, соответственно, вторбй вход первой группы элементов И соединен с блоком управления, второй вход второй группы элементов

И соединен с выходом регистра множителя, первый вход которого соединен с блоком памяти, выходы первой и второй групп элементов И соединены соответственно с первым и вторым входами первого промежуточного регистра, соединенного выходом с входом накопительного сумматора, второй выход которого соединен со вторым входом буферного регистра, третий выход — с первым входом второго промежуточного регистра, при этом второй вход второго промежуточного регистра соединен с третьим выходом буферного регистра, а первый выход — с третьим входом первого промежуточного регистра, о т л и ч а ю— шийся тем, что с целью повышения быстродействия, в него введены третья группа элементов И и регистр постоянной, вход которого соединен со вторым выходом второго промежуточного регистра, а выход — с первым входом третьей группы элементов И, при этом второй вход третьей группы элементов И соединен с блоком управления, а выход - co вторым входом регистра множителя.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

В 310247 кл. Ц 06 F 7/38, 1970.

2. Авторское свидетельство СССР

9 369590, кл. 5 06 Х 1/02, 1973.